

# MANUEL TECHNIQUE DU T07 et T07-70

Michel Oury





## Dans la même collection

- Initiation au BASIC TO7 — *Christine et François-Marie Blondel.*
- Le BASIC D.O.S. du TO7 — *Christine et François-Marie Blondel.*
- Un ordinateur à la maison — *Jean Delcourt.*
- Un ordinateur en fête — *Serge Pouts Lajus.*
- Un ordinateur et des jeux — *Jean-Pascal Duclos.*
- LOGO, Manuel de référence — *Doris Avram — Tristan Savatier — Michèle Weidenfeld et l'équipe de S.O.L.I.*
- Initiation à LOGO — *Doris Avram - Michèle Weidenfeld.*
- Guide du MOS — *André Deleducq.*
- Entrez vos jeux en assembleur sur TO7 et TO7-70 — *Michel Oury.*
- Manuel de l'assembleur du 6809 et du TO7 et TO7-70 — *Michael Weissgerber.*
- Initiation au FORTH — *S.E.F.A.*

Ce volume porte la référence  
ISBN 2-7124-0553-6

Toute reproduction, même partielle, de cet ouvrage est interdite. Une copie ou reproduction par quelque procédé que ce soit, photographique, photocopie, microfilm, bande magnétique, disque ou autre, constitue une contrefaçon passible des peines prévues par la loi du 11 mars 1957 sur la protection des droits d'auteur.

CEDIC 1984

CEDIC, 22, boulevard Saint-Germain, 75005 - PARIS

# Sommaire

## 1. Introduction

Objectifs de l'ouvrage .....	7
------------------------------	---

## 2. Circuits

2.1 Conception générale .....	8
2.2 Analyse de la gestion d'écran .....	10
2.3 Fonctionnement de la mémoire vive .....	26
2.4 Les signaux de commande .....	34
2.5 Fonctionnement du crayon optique .....	50
2.6 Fonctionnement du clavier .....	55
2.7 Le système de décodage d'adresse .....	58
2.8 L'horloge .....	64
2.9 L'alimentation .....	68
2.10 CPU, PIA, 6846 .....	70

## 3. Entrées/sorties

3.1 Bus standard :	
— disposition des connexions .....	86
— niveaux .....	87
— signaux .....	89
3.2 Bus extension mémoire :	
— disposition des connexions .....	90
— niveaux .....	90
— signaux .....	91
3.3 E/S vers le magnétophone .....	92
3.4 E/S vers prise PERITEL :	
— connexions .....	100
— niveaux .....	101
3.5 Le clavier :	
— organisation .....	105
— connexions .....	105



## 4. Interfaces

4.1 RS 232 :	
— standard RS232 (V24) .....	106
— modes de dialogues .....	109
CENTRONICS :	
— connexions .....	106
— niveaux .....	107
— signaux .....	108
4.2 Contrôleur de jeux :	
— schéma .....	117
— exploitation .....	117
— génération de musique .....	118
4.3 Modem .....	125

## 5. Le moniteur

5.1 Memory map .....	127
5.2 Page zéro .....	128
5.3 Points d'entrée .....	131
5.4 Les paramètres .....	134

## 6. Les trucs du TO7

6.1 Les bugs (version T9000 et TO7) .....	136
6.2 Autotest 1 .....	136
6.3 Le son .....	137

## 7. Les suppléments du TO7-70 .....

# 1. Introduction

Qui n'a pas songé un jour à changer son clavier où à créer sa propre extension mémoire ? J'ai des collègues qui veulent utiliser leur TO7 comme un automate et ils ont besoin pour cela de fabriquer leurs propres cartes d'interface Entrées/Sorties avec découplage optique, filtrage programmable des entrées et sorties de puissance sur triac 400V/1A. D'autres veulent que le TO7 se transforme en un super régulateur de chaudière surveillant les températures intérieures de leur pavillon, ainsi que la température extérieure, et en fonction de l'heure du jour ou de la nuit déclenchant tel ou tel système de chauffage. Il leur faut dans ce cas des convertisseurs analogiques/numériques et quelques sorties de commande de relais.

Tel musicien va vouloir enregistrer sur son lecteur de bandes haute-fidélité, les morceaux à plusieurs voix qu'il aura synthétisé avec son extension jeux, et se demande s'il peut relier la sortie son PERITEL à l'entrée AUX de son magnétophone. Tel autre veut relier entre eux deux TO7 via l'interface RS232, mais se demande dans quel état vont être les signaux transmis dans plusieurs dizaines de mètres de câble.

Le but de cet ouvrage est de répondre à toutes ces questions. En fournissant tous les schémas, toutes les connexions ; en analysant totalement le fonctionnement tant hardware que software ; en indiquant quel signal et quel niveau apparaît sur les différents connecteurs, chacun pourra brancher son extension sur le bus standard, supprimer le BEEP du clavier s'il possède la version 2 du moniteur...

En bref tout est dévoilé dans les pages qui suivent afin de permettre à l'heureux possesseur du TO7 de tirer le maximum de profit de son micro-ordinateur et de l'adapter au mieux de ses exigences personnelles.

M. OURY

Les renseignements techniques ci-après peuvent évoluer avec les nouveaux modèles du TO7 tenant compte des diverses innovations technologiques et des mises à jour seront faites dans les futures éditions.







## 2.2 Analyse de la gestion d'écran

L'écran utilisé pour la visualisation est un téléviseur standard de 625 lignes, soit 312 lignes en mode non entrelacé. Le balayage complet d'une trame sera décrit en 20 ms environ et chaque ligne ne devra donc durer que  $20/312 = 0.064$  ms.

Dans cette durée ligne de 64  $\mu$ s se trouvent :

- la durée de traversée de l'écran  $\approx 54 \mu$ s,
- la durée du retour à la ligne suivante  $\approx 10 \mu$ s.


L'écran va comporter deux zones principales :

- le cadre (appelé aussi le TOUR), dans lequel on ne peut pas écrire, mais dont on peut définir la couleur,
- la fenêtre de travail, qui comme son nom l'indique est la zone réelle de l'affichage vidéo.


Une ligne visible (54  $\mu$ s) sera supposée démarrer le long du bord gauche de la fenêtre de travail. Pendant 40  $\mu$ s le faisceau balayera la partie fenêtre de la ligne. Pendant 7  $\mu$ s il balayera la partie droite du cadre de l'écran. Pendant 10  $\mu$ s environ il reviendra à la ligne suivante, et pendant les 7  $\mu$ s restantes il viendra se recaler le long de la fenêtre.

On réalise une définition de la fenêtre de travail de 320 points par ligne et de 200 lignes.


### PRINCIPE GÉNÉRAL



### Définition en géométrie



### Définition en durée






## A — Mémorisation des points-couleurs

Les points vidéos sont rangés 8 par 8 dans les mémoires RAM 4116. Chaque groupe de 8 points, appelé GPL (groupe de points ligne) est donc obtenu par lecture des 8 boîtiers RAMS à une adresse donnée (par exemple \$ 4000 pour le premier GPL de la fenêtre).

Chaque point du groupe peut être dans la couleur "FORME" s'il est à 1 et dans la couleur du "FOND" s'il est à 0.

### EXEMPLE D'UN GPL (4 points forme, 4 points fond)



Un bit à 1 sera un bit de FORME.

Un bit à 0 sera un bit de FOND.

La couleur de la forme se matérialise par 3 bits  $R_1 V_1 B_1$  dans la mémoire vive appelée RAM couleur forme.

La couleur du fond se matérialise par 3 bits  $R_0 V_0 B_0$  dans la mémoire vive appelée RAM couleur fond.

On peut obtenir les 8 couleurs (NOIR, ROUGE, VERT, JAUNE, BLEU, MAGENTA, CYAN, BLANC) par mélange des 3 couleurs de base Rouge, Vert, Bleu.

Un bit à 1 indique la présence de la couleur de base.

Un bit à 0 indique l'absence de la couleur de base.

La synthèse des teintes s'obtiendra donc conformément au tableau ci-dessous.

Sur le TO7-70 les teintes "pastel" obtenues sont :

GRIS, ROSE, VERT CLAIR, JAUNE POUSSIN, BLEU CIEL, ROSE PARME, CYAN CLAIR et ORANGE.

La définition complète d'un GPL nécessite donc un octet de mémoire vive pour définir les points et 6 bits de RAM pour le choix couleur FORME et FOND.

La RAM points doit contenir  $320 \times 200 = 64000$  points donc 8 K octets.

La RAM couleur doit contenir 8 K  $\times$  6 bits.

## CODES DE MÉMORISATION

### RAM points

bit de forme	1	} pour 1 octet
bit de fond	0	

### RAMS couleurs

bit présence couleur	1	} pour 3 bits
bit absence couleur	0	

### Synthèse des couleurs


Bits	couleur		teinte
	couleur fond V	forme fond R	
0	0	0	noir
0	0	1	rouge
0	1	0	vert
0	1	1	jaune
1	0	0	bleu
1	0	1	magenta
1	1	0	cyan
1	1	1	blanc

3 bits  
↓  
8 combinaisons  
↓  
8 couleurs



## MÉMORISATION D'UN GPL


Exemple :




Ces deux mémoires ont un adressage commun de 8000 adresses, chaque adresse correspondant au numéro d'ordre du GPL sur l'écran.

## MÉMORISATION DES GPL

Correspondance, numéro d'ordre et case mémoire.



## EXEMPLE DE REPÉRAGE DE GPL



Pour obtenir sur le T07-70 les couleurs pastels, on utilisera 1 bit supplémentaire indiquant le mode 1/2 teinte fond et 1 autre bit pour indiquer le mode 1/2 teinte forme. La RAM couleur contiendra alors 8 K octets comme la RAM points.



## B — Restitution des points-couleurs

Soit à restituer sur l'écran le GPL n° 0 (coin haut gauche de la fenêtre). Communiquons aux RAMS points et couleurs l'adresse 0000 de ce GPL (adresse absolue \$4000).


On récupère alors en parallèle les 8 bits points et les 2x3 bits couleur, et le problème est alors le suivant :

1. Il faut envoyer sur la prise PERITEL les niveaux RVB du premier point, puis du second... jusqu'au huitième.

2. La durée totale de cette restitution vidéo doit être de 1µs puisqu'il y a 40 GPL le long d'une ligne de la fenêtre et que cette ligne-fenêtre doit être écrite en 40µs.

La première partie du problème montre la nécessité de sérialiser les bits récupérés en parallèle à la sortie de la RAM points. La valeur de chaque bit, 0 ou 1, doit permettre la sélection soit du groupe  $R_0V_0B_0$  de couleur FOND soit du groupe  $R_1V_1B_1$  de couleur FORME d'un multiplexeur de 3 fois 1 parmi 2, adressé par le bit en provenance du registre de conversion parallèle → série.

### Exemple d'un GPL à restituer en signaux péritélévision R, V, B pendant un échantillon de temps de 1µs



La deuxième partie du problème montre la nécessité de sérialiser les 8 bits à la fréquence de 8 MHz afin de traiter la totalité du GPL en 1µs. On obtient donc le schéma de principe ci-contre :

Dans le TO7-70 le bit supplémentaire de 1/2 teinte sera également multiplexé et envoyé avec les 3 bits de couleurs RVB vers un circuit spécialisé avant la liaison à la prise PERITEL.


Le schéma complet du système de restitution, utilise une validation toutes les µs des informations présentes en entrée du registre Parallèle/Série et du LATCH couleur, ainsi qu'un signal interdisant toute sortie d'information RVB du multiplexeur, en dehors de la fenêtre de travail, et plaçant alors les sorties du multiplexeur U49 en état haute-impédance (INILT).

Les adresses des RAMS points et couleur sont décodées à l'aide des signaux RAS et CAS.

La génération de ces différents signaux ( $\overline{\text{DATA VALID}}$ ,  $\overline{\text{INILT}}$ ,  $\overline{\text{RAS}}$ ,  $\overline{\text{CAS}}$ ) sera étudiée dans la suite de l'ouvrage (chapters 2.4 et 2.7).

## RESTITUTION D'UN GPL

### Schéma de principe





## C — Génération de la couleur du cadre

La couleur du cadre est réalisée selon le même principe que la couleur des points, par mélange des 3 couleurs de base  $R_T V_T B_T$ . Trois bits seront donc nécessaires pour coder la couleur du cadre.

On utilisera dans ce but les trois bits  $P_4, P_5, P_6$  du port PRC du chip U1-6846.

## D — Organisation des sorties vidéo RVB

### Première remarque :

Les 3 sorties RVB du multiplexeur U49 sont en fait des sorties  $\overline{R} \overline{V} \overline{B}$  car U49 est un multiplexeur inverseur. Il faudra donc inverser les sorties  $R_T V_T B_T$  du port P afin d'homogénéiser la commande des couleurs.

### Deuxième remarque :

Les couleurs du cadre sont disponibles en permanence. En effet on change rarement la couleur du cadre, alors que l'on change en permanence les couleurs des points de la fenêtre.

Mais les sorties  $\overline{R} \overline{V} \overline{B}$  du multiplexeur passent à l'état haute impédance dès que l'on sort de la fenêtre.


On peut alors, à l'aide de trois résistances anticonflit, associer les informations  $\overline{R} \overline{V} \overline{B}$  en provenance du multiplexeur et destinées à la fenêtre de travail, et les informations  $R_T V_T B_T$  destinées au cadre et provenant du PIA 6846 après inversion dans U26.

### Troisième remarque :

Il faut mettre au niveau noir les sorties RVB sur la prise SCART (Péritel) pendant les 10 ou 11  $\mu s$  du retour ligne (ainsi que pendant le retour trame), d'où la nécessité d'un signal, haut pendant 54  $\mu s$  et bas pendant 10  $\mu s$ , signal  $\overline{SUPLT}$  (suppression ligne trame) dont on étudiera la génération lors des programmes suivants.


L'organisation des circuits vidéo sera donc conforme aux schémas ci-dessous :

## CIRCUITS DE RACCORDEMENT



## Fonctionnement

INIT	SUPLT	$R_T V_T B_T$	$\overline{R} \overline{V} \overline{B}$	RVB
0	1	X	0	1
0	1	X	1	0
1	1	0	Z	0
1	1	1	Z	1
X	0	X	X	0





## E — Exemple d'utilisation SOFT

Analyse de la routine PLOT XY du TO7 Modèle 1.

Cette routine est accessible à partir du point d'entrée PLOT \$ =&HE80F qui contient une instruction JMP suivi de l'adresse exacte du point d'entrée. Cette routine est donc accessible quelle que soit la version du moniteur.

Avant l'appel de cette routine, il est nécessaire de mettre dans les registres d'index X et Y les coordonnées X et Y du point auquel on veut accéder. Le registre FORME =&H6038 doit contenir la couleur du point : de 0 à 7 pour une couleur FORME (du noir au blanc) et de -1 à -8 pour une couleur de FOND (idem du noir au blanc).

Afin de signaler que l'on travaille en mode graphique, le registre CHDRAW=&H6041 doit être mis à zéro.

Deux registres PLOTX et PLOTY seront utilisés pour conserver les coordonnées X et Y. (PLOTX=&H603D et PLOTY=&H603F).

Sur le TO7-70, la routine PLOTXY a accès aux 16 couleurs FORME et aux 8 couleurs FOND saturées en mode graphique. En mode caractère les 16 couleurs FOND sont accessibles. En mode graphique, le registre FORME contiendra la couleur du point :



— de -8 à 7 les couleurs sont saturées (de -8 à -1 pour le FOND de 0 à 7 pour la FORME)

— de 8 à 15 les couleurs sont pastel pour la FORME

En mode caractère de -16 à -9 les couleurs sont pastel pour le FOND.

**PARAM** est un sous-programme qui fixe le mode page-directe en 60XX et sauvegarde les coordonnées dans PLOTX et PLOTY.

SOUS-PROGRAMME PARAM






**CALCUL** est un sous-programme qui calcule l'adresse physique (mémoire) du GPL contenant le point à allumer ou éteindre. Soit STAD l'adresse du GPL n° 0, alors l'adresse d'un point situé à la colonne X et la ligne Y est :

$$\text{Adresse} = Y \cdot 40 + \text{STAD} + X/8$$

Ce résultat sera rangé dans le registre X à la fin du calcul.

*Remarque :* une division par 8 revient à faire 3 décalages logiques successifs à droite d'un octet.



La **RECHERCHE** du bit concerné dans le GPL dont on vient de calculer l'adresse n'utilise que le n° de la colonne rangé en PLOTX. On remarquera que le bit de poids fort d'un GPL se trouve à un numéro de colonne pris dans la suite 0, 8, 16, 32, 64... PLOTX étant une adresse 16 bits (PLOTX et PLOTX + 1), seuls les 3 bits de poids faible de cette adresse (donc de PLOTX + 1) nous indiquent la position du bit concerné dans le GPL :

Si  $b_2b_1b_0 = 0 \rightarrow$  le bit 8 du GPL est concerné

Si  $b_2b_1b_0 = 1 \rightarrow$  le bit 7 du GPL est concerné

Si  $b_2b_1b_0 = 7 \rightarrow$  Le bit 1 du GPL est concerné

A l'aide de la table TABIT = \$80, \$40, \$20, \$10, \$8, \$4, \$2, \$1, on pourra donc situer exactement le bit concerné dans le GPL d'adresse calculée.

**FNDFRM** est un sous-programme qui détecte la présence d'une couleur FORME ou FOND, met à 1 ou à 0 le bit du GPL dans la RAM point, puis place à 1 les couleurs de base R<sub>1</sub>V<sub>1</sub>B<sub>1</sub> ou R<sub>0</sub>V<sub>0</sub>B<sub>0</sub>, sélectionne la RAM couleur et y écrit les bits couleurs concernés.

C'est donc ce sous-programme qui accède aux RAMS points et couleur. L'adresse des ces RAMS est contenue dans le registre X depuis le programme calcul, la sélection entre la RAM points et la RAM couleur situées à la même adresse se fait grâce au bit P<sub>0</sub> du port parallèle du 6846. Ce port PRC = &HE7C3 sélectionne la RAM point si P<sub>0</sub> est à 1 et la RAM couleur si P<sub>0</sub> est à 0.

```

1325 *
1326 ***** ALLUMAGE DU EXTINCTION D'UN P
DINT
1327 *
1328 PLOTXY    TST      >CHDRAW
SI CHDRAW # 0, C'est un "caractere"
1329          BNE      CHPLOT
1330          PSHS      Y, X, B, A, DP
1331          BSR      PARAM
X = ADRESSE PHYSIQUE
1332          JSR      CALCUL
1333          LDY      #TABIT
1334          LDA      PLOTX+1
1335          ANOA     #7
A = RESTE DE X/8
1336          LDB      A, Y
B = BIT A Ecrire
1337          JSR      FNDFRM
1338          PULS     Y, X, B, A, DP, PC
1340 PARAM    LDA      #DIRECT
1341          TFR      A, DP
1342          STX      PLOTX
X=COLONNE(0, 320)
1343          STY      PLOTY
Y = LIGNE(0, 200)
1344          RTS
1370 *
1371 **** CALCUL ADRESSE PHYSIQUE ****
1372 * ENTREE: (X, Y) SORTIE: X=ADRESSE PHY
SIQUE
1373 *
1374          XDEF     CALCUL
  
```



```

1375 CALCUL      TFR      Y,D
Y+1 -> B
1376          LDA      #40
1377          MUL
1378          ADD      #STAD
D = Y * 40 + STAD
1379          EXG      D,X
1380          LSRD
1381          LSRB
1382          LSRB
1383          LEAX      D,X
X = Y * 40 + STAD + X/B
1384          RTS

1385 *
1386 **** AFFICHAGE FORME ET COULEUR ***
*
1387 * ENTREE : B = BITS A ECRIRE, X = A
DRESSE PHYSIQUE, FORME = COULEUR
1388 *
1389 FNDFRM      LDA      FORME
TEST DE FOND OU FORME -B A +15
1390          BMI      ZERO
1391          ORB      X
1392          STB      X
1393          LSLA
1394          LSLA
1395          LSLA
1396          LDB      #10000111
MASQUAGE DE LA COULEUR FORME
1397          BRA      SUITE
1398 ZERO      COMB
1399          ANDB      X
1400          STB      X
1401          COMA
(2,1,0) <-- COMPLEMENT (2,1,0)
1402          LDB      #11111000
MASQUAGE DE LA COULEUR FOND
1403 SUITE      DEC      PRC
MISE EN MEMOIRE COULEUR
1404          ANDB      X
MISE A 0 DES BITS DE COULEUR FORME
1405          STB      X
1406          ADDA      X
POSITIONNEMENT DES BITS DE COULEUR FORME
1407          STA      X
1408          RTS


```

```

1423 *
1424 ***** TABLE DES BITS A ALLUMER OU E
TEINDRE *****
1426 TABIT      FCB      $B0,$40,$20,$10,$
B,$4,$2,$1

```

# SOUS-PROGRAMME FNDFRM





## 2.3 Fonctionnement de la mémoire vive


### A — Fonctionnement d'une RAM dynamique 4116

Une RAM dynamique 4116 peut stocker  $16K \times 1$  bit sous forme d'une matrice de  $2^7 = 128$  lignes et 128 colonnes. L'adressage d'une telle matrice nécessite donc 14 bits. En fait seuls 7 bits d'adresse ( $A_0$  à  $A_6$ ) permettent la gestion de la mémoire et sont multiplexés tantôt vers le bloc d'adresses lignes, quand le signal de validation ligne RAS passe à 0, puis vers le bloc d'adresses colonnes, quand le signal de validation colonnes CAS passe à 0.

D'autre part ces mémoires MOS étant dynamiques, elles nécessitent un rafraîchissement de cycle  $\leq 2ms$ .

Le rafraîchissement se fait par adressage successif des 128 lignes. A chaque ligne adressée, si RAS est à zéro, les 128 transistors placés aux intersections de cette ligne avec les 128 colonnes sont simultanément rafraîchis.


EF 4116B — Brochage




## EF4116B

### Caractéristiques principales

#### DIAGRAMME DES TEMPS DE LECTURE




#### DIAGRAMME DES TEMPS EN ÉCRITURE



#### DIAGRAMME DES TEMPS

mode rafraîchissement par RAS uniquement



### B — Organisation du système mémoire

La mémoire vive du TO7 est constituée de :

T9000 et TO7 modèle 1

— Mémoire utilisateur :

8 K octets

16 K octets en extension



— Mémoire écran :

8 K octets points  
8 K × 6 bits couleur

TO7-70

48 K octets

64 K octets en extension

8 K octets points

8 K octets couleur

L'analyse du fonctionnement portera sur le TO7 modèle 1, mais le principe est identique pour le TO7-70.

Dans 8 boîtiers de RAM 4116 se trouvent (U66-U73) :

— les 8 K octets de RAM point (Adresses basses A13 = 0).

— les 8 K octets utilisateurs (Adresses hautes A13 = 1).

Dans 6 autres boîtiers (U60-U65) se trouvent :

— les 8 K × 6 bits de RAM couleur (Adresses basses A13 = 0)

— 8 K × 6 bits non utilisés

Les 8 K de RAM points et de RAM couleur sont aux mêmes adresses.

## Principe fondamental :

1. Pendant la phase active du 6809 :  $E_{\mu} = 1$

Le microprocesseur a accès aux mémoires vives, aussi bien en lecture qu'en écriture.

Les informations contenues dans les RAMS points et couleur ne sont pas communiquées à l'interface vidéo → DATAVALID = 1

2. Pendant la phase non active du 6809 :  $E_{\mu} = 0$

Les mémoires vives ne sont plus adressées par le 6809, mais par un compteur appartenant au contrôleur d'écran. Le bus de données n'étant pas actif pendant  $E_{\mu} = 0$ , seule la lecture des informations vidéo doit être possible. D'où la nécessité de n'adresser que les 13 bits de poids faible à l'aide du compteur en maintenant le 14<sup>e</sup> bit à 0 pour n'avoir accès qu'à la partie basse 8 K des RAMS. Nécessité également de placer automatiquement les RAMS en mode lecture seulement et de valider les échanges avec l'interface vidéo en portant DATAVALID à 0.

Pendant cette période d'inactivité du  $\mu P$  il faut rafraîchir les 128 lignes, l'une après l'autre, de toutes les RAMS dynamiques y compris les 16 K octets de l'extension éventuelle. (ou les 64 K de TO7-70).

## Conclusion :

— L'entrée lecture-écriture ( $\overline{WRITE}$ ) des RAMS doit être commandée par un signal

$RAMW = R/\overline{W} + E_{\mu}$  ( $R/\overline{W}$  vient du 6809)

Pendant la phase active  $E_{\mu} = 1 \rightarrow RAMW = R/\overline{W}$  et les mémoires sont commandées en lecture ou en écriture par le  $\mu P$ .

Pendant la phase non active  $E_{\mu} = 0 \rightarrow RAMW = 1$  donc lecture seulement.

— Les 7 bits d'adresse A0 - A6 des RAMS recevront les bits en provenance du

bus d'adresse du  $\mu P$  pendant  $E_{\mu} = 1$  (avec multiplexage LSB/MSB pour lignes/colonnes) puis les bits en provenance du compteur du contrôleur d'écran pendant  $E_{\mu} = 0$  (avec également encore multiplexage LSB/MSB).


D'où la nécessaire réalisation d'un multiplexeur de  $2 \times 14$  bits commandé par  $E_{\mu}$  (fréquence 1MHz) suivi d'un second multiplexeur de  $2 \times 7$  bits qui enverra vers A<sub>6</sub>-A<sub>6</sub> (RAM) tantôt les poids faibles tantôt les poids forts des adresses en provenance du premier multiplexeur. Ce deuxième multiplexeur sera donc commandé par un signal CAS PRIM de fréquence double du premier (donc 2MHz).

— Les adresses (A0-A6) étant renvoyées simultanément à toutes les RAMS dynamiques, aussi bien celles du SYSTÈME (RAMpoints / utilisateur / couleur) que celles de l'EXTENSION, la sélection d'un groupe particulier se fera par les signaux de commande RAS et CAS des 4116. Seront donc nécessaires les signaux :

— RAS SYST et RAS EXT (signaux identiques augmentant la sortance).

— CAS POINT, CAS COL et CAS EXT sélectionnés selon l'adressage.


## CIRCUITS DE MÉMORISATION Organisation simplifiée






## CIRCUITS DE MÉMORISATION

### Principe fondamental



— Lorsque le multiplexeur des adresses commandé par le signal d'horloge  $E_{\mu}$  du 6809 sélectionne les adresses en provenance du contrôleur d'écran, on ne doit pouvoir accéder qu'aux RAMS vidéo, c'est-à-dire à la moitié basse des 4116. Le compteur ne fournit donc que 13 bits  $T_0-T_{12}$ , le quatorzième étant systématiquement à 0 ( $T_{13}$ ).

### MULTIPLEXAGE DES ADRESSES




8 boîtiers de multiplexeurs 74LS157 sont utilisés pour réaliser cet ensemble de multiplexage :

- MUX1 (boîtiers U37-39-28-56) → commutation adresses 6809 et écran.
- MUX2 (boîtiers U45-47) → sélection ligne-colonne de l'extension RAM.
- MUX3 (boîtiers U53-U55) → sélection ligne-colonne de RAM points et utilisateur (avec  $T_{13} = 0$ ).

### ADRESSAGE DES MÉMOIRES


#### Synoptique






## C — Rafrâichissement automatique des mémoires vives

Le compteur du contrôleur d'écran reçoit un signal d'horloge Qsec de fréquence 1MHz, uniquement pendant les 40µs de validation de la fenêtre de travail. Pendant les 24 µs suivantes, le compteur reste au repos (sauf les 3 LSB qui continuent). Le signal de référence d'horloge 1MHz sera la sortie Q du 6809. Le signal de validation sera  $\overline{\text{INIL}}$  (voir chapitres 2.4 et 2.7).  
 $Q_{\text{sec}} = Q \cdot \overline{\text{INIL}}$



La commande multiplexée permet d'envoyer un adressage ligne-mémoire (TL) qui s'incrémente toutes les µs, pendant 40µs (sur 64µs). On rafraîchit donc 40 lignes en 64µs. Le temps maximum du rafraîchissement des 128 lignes sera donc :  $t_{\text{max}} = 128 + (4 \times 24) = 224\mu\text{s}$  ce qui reste très inférieur aux 2ms maximum possible (voir chapitre 2.3 A).

## CHRONOGRAMME




Le rafraîchissement des mémoires dynamiques se fait donc automatiquement pendant les phases non actives du 6809, par l'adressage du contrôleur d'écran, en synchronisme avec les signaux RAS.

## D — Gestion des entrées/sorties des RAMS dynamiques

- Pendant le cycle CPU ( $E_{\mu} = 1$ ), le signal R/W décide du sens de transfert des informations (IN ou OUT). La sélection Fond/Forme faite par le bit 0 du 6846 valide CAS point ou CAS couleur. Dans les deux cas il n'y a donc pas de conflit possible. Le latch U58 (74LS374) permet de verrouiller les données en sortie des RAMS pour être sûr qu'elles soient valides sur le front descendant de E.
- Pendant le cycle vidéo ( $E_{\mu} = 0$ ) il y a un conflit car les mémoires points et couleurs parlent en même temps sur le bus de données. On les envoie donc séparément sur le sérialisateur 74LS165 (points) et sur le latch 6 bits 74LS378. Leur convergence vers le bus données du CPU (via le 74LS374) est coupée en mettant les drivers 74LS365 en état haute impédance.


## Synoptique général





- a) Pendant le cycle CPU, si la RAM point est sélectionnée, la RAM couleur ne l'est pas et COLOR ENABLE ferme inutilement le 74LS365.
- b) Par contre pendant le cycle vidéo au contraire, si la RAM point est sélectionnée, la sortie couleur vers le bus de données est fermée pour éviter le conflit.
- Dès que la RAM point n'est plus sélectionnée, on ouvre le 74LS365, que les RAMS couleurs soient sélectionnées ou pas.

**Signaux = CS RAM SYST — OE SYST —  
OE EXT. COLEN**



## 2.4 Les signaux de commande

On distingue deux sortes de signaux de commande :

- les signaux de validation,
- les signaux de gestion.


### A — Les signaux de validation

Ces signaux vont servir principalement à valider les écritures dans les RAMS dynamiques, du système ou de l'extension. On trouvera donc :

- ENABLE SYST et ENABLE EXT égaux à  $E_{\mu}$  (au temps de propagation près dans les buffers U22) qui décodent également leurs adresses respectives.
- RAS EXT et RAS SYST signaux de validation ligne des RAMS, en retard de 50ns sur le signal d'horloge CLOCK (2MHz).

— CAS point, CAS col et CAS ext signaux de validation colonne des RAMS, en retard de 150ns sur CLOCK, donc de 100ns sur RAS.

## Synoptique de conception




RAS = échantillonnage d'adresse ligne de 4116 (128 l × 128 col)

CAS = échantillonnage d'adresse colonne de 4116 (128 l × 128 col)




## Timing simplifié




—  $\overline{\text{RAMW}}$  commande de lecture écriture du système de mémorisation, tel que ce système se positionne automatiquement en lecture pendant la phase non active du 6809.

## Schéma de conception




## Exemple de timing



—  $\overline{\text{DATA VALID}}$ , fabriqué uniquement pendant la phase non active du 6809, entre la tombée de  $\overline{\text{RAS SYST}}$  et la descente de  $\overline{\text{CAS PRIM}}$ , permet d'assurer un fonctionnement synchrone lorsqu'elles sont valides :

- des données en lecture du système de mémorisation,
- des informations à positionner sur l'écran,
- des informations "optiques" du light-pen.

## Schéma de conception











## Définition de l'écran et de sa fenêtre de travail



Les deux signaux  $\overline{\text{CLRL}}$  et  $\overline{\text{DINIL}}$  qui marquent le début et la fin de la partie fenêtre d'une ligne permettent via une bascule RS (1/2 74LS279 = U43) la création du signal de dimensionnement **en largeur** de la fenêtre,  $\text{INIL}$ . Le signal  $\text{DSYNL}$  via les monostables synchronisation ligne (1/2 74LS123 = U44) et effacement ligne (1/2 74LS123 = U50) génère le signal de synchronisation  $\text{SYNL}$  (et  $\text{SYNL}$ ) et celui des suppression de RVB,  $\text{SUPL}$ .

## Synoptique des circuits



## 2. Génération trame


Le compteur asynchrone 14 bits déjà utilisé pour adresser les RAMS vidéo pendant la phase non active du 6809 est également utilisé pour générer les signaux de dimensionnement de la fenêtre et de synchronisation et d'effacement trame.



Ce compteur est réalisé à l'aide de 3 compteurs asynchrones 4 bits (74LS393 = U38 + 1/2 U18) et d'une bascule JK (74LS76 = U54). Il est attaqué par le signal d'horloge Q(1MHz) du 6809 et inhibé pendant 24μs par le signal INIL étudié ci-dessus.

Il est remis à zéro par le signal général d'initialisation  $\overline{\text{CLR}}\text{G}$ .


## Montage



Les 14 bits de ce compteur sont décodés par des portes OU à 14 entrées (réalisées à l'aide de NAND 13 entrées + 1 porte ou 2 entrées : U20-29-30-32) et génèrent les signaux définissant :



- le début d'une trame (départ de la fenêtre) →  $\text{CLRT}$
- la fin d'une fenêtre (trame) →  $\text{DINIT}$
- la fin de la trame (retour-trame) →  $\overline{\text{DSYNT}}$

## DÉCODAGE SIGNAUX TRAMES






## Définition de l'écran et de sa fenêtre de travail





Les deux signaux  $\overline{\text{CLRQ}}$  et  $\overline{\text{DINIT}}$  qui marquent le début et la fin de la fenêtre de travail permettent via une bascule RS (74LS279 = 1/2 U43) la création du signal de dimensionnement en hauteur de cette fenêtre, INIT. Le signal  $\overline{\text{DSYNT}}$  via les monostables synchronisation trame (74LS123 = 1/2 U44) et effacement trame (74LS123 = 1/2 U50) génère les signaux de synchronisation  $\overline{\text{SYNT}}$  (et SYNT) et SUPT.

## Synoptique des circuits







## GÉNÉRATION DES CIRCUITS DE SYNCHRONISATION ET D'EFFACEMENT



Le signal de réinitialisation générale en début de fenêtre est obtenu par synchronisation de CLRT et CLRL qui fournissent donc CLRG.


## GÉNÉRATION DE CLRG





De même le signal  $\overline{\text{INILT}}$  de strobe du multiplexeur RVB, interdisant toute information en dehors de la fenêtre de travail est généré à partir de INIL et INIT eu synchronisation avec le front montant de DATAVALID.

## GÉNÉRATION DE $\overline{\text{INILT}}$




## 3. Génération de la synchronisation mixte

Le signal de synchronisation mixte qui définit le balayage de l'écran et positionne la fenêtre de travail est équivalent à un OU exclusif entre les signaux de synchronisation trame SYNT et ligne SYNL.


## GÉNÉRATION DE LA SYNCHRONISATION MIXTE

### CIRCUIT



$$\text{SYNCHRO MIXTE} = \text{SYNT} \text{ SYNL} + \overline{\text{SYNT}} \overline{\text{SYNL}}$$

Circuit équivalent : NON OU EXCLUSIF



C'est ce signal qui atténué par un circuit résistif R49-60-61 est envoyé sur la borne 20 de la prise PERITEL via le connecteur J4.




Schéma partiel : sortie synchronisme du TO7



## 2.5 Fonctionnement du crayon optique


Le crayon optique est constitué de deux éléments indépendants :

- un interrupteur de validation,
- un phototransistor de détection optique.

### A — Fonctionnement de l'interrupteur

Cet interrupteur unipolaire est relié :

- d'une part à la tension d'alimentation +5V,
- d'autre part au bit P<sub>1</sub> du port parallèle du 6846, bit tiré à la masse par la résistance R8 de 1K $\Omega$ .



Le fonctionnement de cet interrupteur ne peut être actif que grâce à un SOFT convenable. La routine LPINT teste le bouton du light-pen et revient avec C=1 si le bouton est fermé (actif) et C=0 si ce bouton est ouvert (repos). (C'est le bit de carry du registre d'état du 6809).

Cette routine a son point d'entrée en LPIN\$=&HE81B, et utilise un registre temporaire 16 bits TEMP=&H606C. Son analyse est faite ci-après.

```


1393          PSCT
1397 *
1398 ***** LECTURE DE L'INTERRUPTEUR LIG
HT-PEN
1399 *
1400 LPINT      PSHS      A,X
1401 LPIN2      LDA       PRC
1402          ANDA      #2
1403          STA       >TEMP
1404          LDX       #1250
10 MSEC D'ANTI-REBOND
1405 LPIN1      LEAX      -1,X

```

```

1406          BNE      LPIN1
1407          LDA       PRC
1408          ANDA      #2
1409          CMPA      >TEMP
1410          BNE      LPIN2
1411          ADDA      #FFF
'C=1 si A<>0 (flag d'interrupteur ferme)
1412 *' et C=0 si A=0 (flag d'interrupteur ouvert)
1413 INT      PULS      A,X,PC

```









La connaissance du signal INIL permet une éventuelle rectification des mesures faites hors de la fenêtre horizontale.

Après sélection de la meilleure saisie, la routine GETLP calcule les coordonnées du point lu et les transfère par X (colonne entre 0 et 319) et Y (ligne entre 0 et 199).

La lecture valide est signalée par C=0 ; une lecture erronée par C=1. La routine GETLP est accessible par GETLS=&HE818. Elle utilise les registres TEMP (&H606C), DECALG (60D2) et un buffer pointé par LPBUFF (&H60D3).


Ce buffer ne peut dépasser l'adresse &H60FE sous peine d'écraser le début de la page 0 du BASIC. Sur la première version du TO7 (moniteur T9000) aucun test n'était fait et une saisie faite à distance de la surface de l'écran provoquait un bug.

Les nouvelles versions du moniteur (TO7) donnent une dimension maximum au buffer.

Avant de rendre la main, la routine GETLP remplace le PIA 6821 système en mode clavier (voir ci-après), c'est-à-dire remet le CB2 à 1 pour verrouiller les deux latches et remet le port B en output pour permettre la scrutation. De même les interruptions par CBI sont verrouillées.

## COMMUNICATION CRAYON OPTIQUE/CLAVIER

### Principe




La routine de gestion du light pen sur le TO7-70 est différente car elle intègre les possibilités du Logic Gate Array (\$E7E4 à \$E7E7) et permet une lecture avec une précision au niveau du point et non plus de l'octet.

## 2.6 Fonctionnement du clavier

Le clavier du TO7 est une matrice de 8 lignes et 8 colonnes. Les huit lignes sont reliées via le connecteur J2 au port B du PIA 6821 système, les huit colonnes étant reliées via J1 au port A du même PIA.


### Disposition des touches





Dès l'initialisation le logiciel du moniteur positionne le port A en entrée et le port B en sortie. Les lignes d'entrées du port A sont reliées au + Vcc = 5V de telle façon que si aucune touche n'est enfoncée toutes les entrées du port A soient au "1" logique.


## SYSTÈME-CLAVIER



Puis le logiciel porte successivement, l'une après l'autre les sorties du PORT B au OV (fonctionnement en "scanning") pendant que le PORT A est lu :

- Si  $PRA = \$H FF$  → aucune touche n'est enfoncée sur la ligne à 0
- Si  $PRA \neq \$H FF$  → une touche est enfoncée sur la ligne à 0.

## Signaux de scanning



Dans ce dernier cas la connaissance des valeurs des PORT A et B permet le décodage du clavier et le logiciel peut alors restituer la lettre frappée.

C'est la routine GETCH qui assure la lecture de la touche :

— après une première lecture et un anti-rebond de 5 msec une deuxième lecture renvoie sous forme numérique le code de la touche dans Y. Les valeurs numériques décroissent de 57 à 1 depuis la touche SHIFT jusqu'à la touche N (SHIFT, STOP, ACC, ..., W, I, +, A, ...N) ;

— si aucune touche n'est enfoncée Y revient avec la valeur 0 ce qui provoque un retour de SP, sinon on teste le bit 0 du registre STATUS qui indique si une touche a déjà été lue et si dans ce cas il s'agit toujours de la même touche ( auto-répétition éventuelle) ;



— s'il s'agit de la première frappe ou d'une nouvelle touche on procède alors au décodage c'est-à-dire, par lecture d'une table, de la conversion ASCII. Dans cette partie du programme sont testées les touches SHIFT et CNT qui commandent, les passages MAJ/min. avec commande de la led d'indication (bit 3 du PRC du 6846 à 0 = led éteinte et MAJ, à 1 = led allumée et minuscule, etc.)

En sortie de cette routine, le code ASCII de la touche se trouve dans le registre B.

Une routine de test rapide des touches est implantée en  $KTST\$ = \&HE809$  qui met le bit de carry C à 1 si une touche est enfoncée ou à 0 dans le cas contraire.

Le listing très simple de ce programme est donnée ci-dessous.

```

1553 *
1554 ***** CONTROLE RAPIDE DES TOUCHES *
1555 *
1556 *
1561 KTST      PSHS      A
1562           CLR        PRB
MISE A 0 DES COLONNES
1563           LDA        PRA
1564           CMPA       #FFF
      CMPA effectue la soustraction :
1565 ' $FF-$FF met le carry a 0 (flag d'
absence de touche) et <>$FF-$FF met le
1566 ' carry a 1 (flag de touche enfonce
e).
1567           PUL        A,PC

```

Sur le TO7-70 on accède à la table de décodage du clavier via un pointeur PTC LAV situé en page 0 (\$60CD, \$60CE) ce qui permet à l'utilisateur de reconfigurer son clavier.

## 2.7 Le système de décodage d'adresse

Le rôle du système de décodage d'adresse est de générer des signaux de validation permettant la sélection de chaque boîtier (ou groupes de boîtiers) de circuit intégré dans la zone de mémoire qui lui est affectée.


La carte mémoire (voir paragraphe 5.1 chapitre 5) permet de situer les principales zones à sélectionner.

Les signaux d'adressage des mémoires RAMS dynamiques ont été étudiés dans les chapitres précédents. Il s'agit des signaux :

—  $\overline{\text{CAS POINT}}$ , actif de 4000 à 7FFF, qui validera la RAM utilisateur/point.

—  $\overline{\text{CAS COL}}$ , actif de 4000 à 7FFF, qui validera la RAM couleur.

—  $\overline{\text{CAS EXT}}$ , actif de 8000 à BFFF, qui validera l'extension RAM 16 K. Afin d'éviter les conflits lecture point/couleur vers le bus de données, un signal  $\text{COLORENABLE} = \overline{\text{CAS PT}}$  verrouillera le buffer U57 pendant une lecture point, au cours du cycle vidéo ( $E_\mu = 0$ ).



Ces signaux sont obtenus en sortie d'une PROM à fusibles (6331 - 1 = U11) adressée par :

- le bit P0 du port PRC du 6846
- les bits d'adresses du 6809,  $A_{13}$ ,  $A_{14}$  et  $A_{15}$
- le signal d'horloge du  $\mu P$ ,  $E_\mu$

Cette PROM n'est active pendant le niveau bas du signal  $\overline{\text{CAS SEC}}$  généré à partir de CLOCK (2MHz). Donc la PROM sera active pendant que  $E_\mu$  est à 0 et pendant que  $\overline{\text{CAS SEC}}$  est à 0, ce qui permet l'accès aux RAMS points et couleur même pendant la phase non active du 6809, afin de permettre la lecture automatique pour la commande de la vidéo.




Quand  $\overline{\text{CAS SEC}}$  est au niveau haut, les RAMS ne sont pas validées. La table de fonctionnement de cette PROM (pour  $\text{CAS SEC} = 0$ ) et l'affectation des zones mémoires correspondantes sont données ci-dessous :

**Table de fonctionnement (programmation) pour  $\overline{\text{En}}=0$**

ADRESSAGE						SORTIES		
a <sub>4</sub>	a <sub>3</sub>	a <sub>2</sub>	a <sub>1</sub>	a <sub>0</sub>	O <sub>3</sub>	O <sub>2</sub>	O <sub>1</sub>	
0					0	1	0	
1	0	0			1	1	1	
1	0	1	0	0	1	1	0	
1	0	1	0	1	0	1	1	
1	0	1	1		0	1	1	
1	1	0			1	0	1	
1	1	1			1	1	1	

UTILISATION EN  $32 \times 3 \text{ BITS}$

### décodeur d'adresse des RAMS



### Affectation des zones mémoires

ndressage PROM :					A15 A14 A13	taille	generation de :		
a4 EN SYST	a0 D	a3 A15	a2 A14	a1 A13			CAS point validation de RAM util-point	CAS EXT validation de l'extension	CAS COI validation RAMS coui
0	x	x	x	0	xx0x	56K	OUI	non	OUI
1	x	0	0	x	0000 à 3FFF	16K	non	non	non
1	0	0	1	0	4000 à 5FFF	8K	non	non	OUI
1	1	0	1	0	4000 à 5FFF	8K	OUI	non	non
1	x	0	1	1	6000 à 7FFF	8K	OUI	non	non
1	x	1	0	x	8000 à BFFF	16K	non	OUI	non
1	x	1	1	x	C000 à FFFF	16K	non	non	non

La gestion des banques 16K RAM sur le TO7-70 fait l'objet d'un paragraphe spécial en fin de cet ouvrage.

Les signaux d'adressage des mémoires ROMS, ainsi que ceux des divers PIA système ou extensions, sont obtenus à partir d'un décodeur d'adresse (74LS139 = U14) et de circuits logiques supplémentaires pour les PIAS.

Le circuit U14, double décodeur de 2 donne 4, est adressé par les 4 bits de poids fort du bus d'adresse du 6809, A<sub>12</sub>-A<sub>15</sub>. Il permet d'obtenir directement les signaux :


—  $\overline{\text{CSROM}}$ , actif de 0000 à 3FFF, qui validera la cartouche du mémo7.

—  $\overline{\text{CSRAMSYST}}$ , actif de 4000 à 7FFF, qui permet de soulager le bus de données lorsqu'on travaille avec les RAMS système (voir les signaux de gestion des entrées/sorties de RAMS chapitre 2.3 D).

—  $\overline{\text{EXT}}$ , actif de 8000 à BFFF (voir comme ci-dessus le chapitre 2.3 D).

—  $\overline{\text{CSF}}$ , actif de F000 à FFFF, qui validera la ROM "moniteur" (2532 = U3).

### Double décodeur de 1 parmi 4



Restent alors les signaux  $\overline{\text{CSC}}$  et  $\overline{\text{CSD}}$  qui valident la plage d'adresses de C000 à CFFF puis D000 à DFFF et ne sont pas utilisés par le système. Ces signaux sont disponibles sur le bus standard (connecteurs arrières du TO7) et seront utilisés pour valider certaines extensions.



entrées			sorties			
ENABLE	SELECT					
EN	B	A	y <sub>3</sub>	y <sub>2</sub>	y <sub>1</sub>	y <sub>0</sub>
1	X	X	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1

du bus 16 bits 6809

A15  
A14  
A13  
A12

EN1  
1B  
1A  
1y3  
1y2  
1y1  
1y0

EXT → validation partielle  
CS RAMSYST → inhibitions  
CSROM → validation "memo 7" (cartouche P1)

EN2  
2B  
2A  
2y3  
2y2  
2y1  
2y0

CSF → U3 moniteur  
CSE → decodage partiel  
non utilisé

U14-74LS139

Zones adressées	taille	sortie validante	commentaires
0000 à 3FFF	16K	CS ROM	validation de la cartouche mémo 7
4000 à 7FFF	16K	CS RAM SYST	inhibitions de données
8000 à BFFF	16K	EXT	validation partielle de la RAM ext.
C000 à CFFF D000 à DFFF	8K	CSC CSD	non utilisé
E000 à EFFF	4K	CSE	validation partielle
F000 à FFFF	4K	CSF	validation de la ROM U3 2532 "monteur"

— de E800 à EFFF, signal  $\overline{\text{CSE}} + \overline{\text{ATI}}$ , les 2K de "moniteur" implantés dans la ROM du 6846.

Le schéma illustre la configuration matérielle de la carte de base de l'Atari 2600. Les composants principaux sont :


- 74LS139** : Décodeur d'adresse.
- U11** : PROM (Programmable Read Only Memory).
- U15** : Deux déc. p. (décodeurs de position).
- U1** : Moniteur.
- U3** : Moniteur.
- U7** : PIAS DIVERS (Pulse Width Modulator).
- U5 TRANS** : Transistor.
- U58** : LATCH.
- U57** : BUFFER.
- U31** : Couleur ENABLE.
- U7** : Deux autres composants (probablement des transistors ou des interrupteurs).

Les connexions principales sont :

- CSF F000-FFFF** : Connexion au moniteur U3.
- E000-EFFF** : Connexion aux moniteurs U1 et U3.
- CSE** : Connexion au décodeur 74LS139.
- EXT** : Connexion au décodeur 74LS139.
- CS RAM SYST** : Connexion au décodeur U15.
- CS EXT 8000-BFFF** : Connexion à l'EXTENSION MÉMOIRE LATCH.
- CAS PT 4000-5FFF** : Connexion à la mémoire points.
- CAS COL 4000-5FFF** : Connexion à la mémoire couleurs.
- CSROM 0000-3FFF** : Connexion à la cartouche mémoire.
- CS EXT 8000-BFFF** : Connexion à la mémoire util.
- 6000-7FFF** : Connexion à la mémoire util.
- 4000-5FFF** : Connexion à la mémoire points.
- 4000-7FFF** : Connexion à la mémoire couleurs.
- OE EXT** : Connexion à l'EXTENSION MÉMOIRE LATCH.
- OE SYST** : Connexion à l'EXTENSION MÉMOIRE LATCH.
- U31** : Connexion à la couleur ENABLE.
- U57** : Connexion au BUFFER.
- U58** : Connexion au LATCH.
- U7** : Connexion aux moniteurs U1 et U3.
- U5 TRANS** : Connexion aux moniteurs U1 et U3.



## DÉCODAGES PARTIELS




## 2.8 L'horloge

La base de l'horloge est un oscillateur 16 MHz à quartz réalisé autour d'une porte inverseuse U16  $\equiv$  74LS04.

### Génération de H16.

$$R_{27} = R_{28} = 2,2k\Omega \quad C_{31} = 120p^t$$




C'est ce signal H16 qui divisé une première fois par 2 (U17 = 1/2 74LS74) fournira point, signal 8MHz d'attaque du sérialisateur des bits points vidéo.

Par une nouvelle division par 2 (U17) on obtiendra H4, signal 4MHz d'entrée EXTAL du 6809 à partir duquel sont élaborés par le microprocesseur, les signaux en quadrature  $E_{\mu}$  et  $Q_{\mu}$  (1MHz).

Le signal  $Q_{\mu}$  sera resynchronisé sur le front montant de H16 pour fournir  $Q$  prim nécessaire au système de contrôle d'écran.


## Conception générale






Reste à élaborer le signal CLOCK (2MHz) dissymétrique utilisé par le système de mémorisation (CASPRIM et DATAVALID). Ce signal synchronisé par H16 doit être en étroite relation de phase avec Q prim. On l'obtiendra donc à l'aide d'un registre parallèle/série dont l'entrée de chargement PARALOAD sera fournie à partir de Q prim et dont l'horloge de sérialisation sera H16.

### Timing simplifié



L'entrée de chargement n'apparaissant que toutes les µs, il est nécessaire de sortir deux cycles CLOCK entre chaque chargement. On obtient ce résultat en rebouclant la sortie Q sur l'entrée série DS. La sortie CLOCK de ce registre à circulation est prise sur la sortie Q du circuit U27 (74LS165).


### Génération du signal "CLOCK"






Le signal de chargement est obtenu par un monostable déclenché par Q prim et utilisant le temps de propagation de 15ns typ du circuit de trigger U21 (74LS14).

### Schéma de principe : génération de $\overline{\text{paral load}}$



### Signal de sortie



## 2.9 L'alimentation

L'alimentation du TO7 doit fournir les 3 tensions de  $\pm 5$  V et 12 V. Le primaire 220 V est protégé par un fusible de 315 mA et peut fournir un maximum de 65 VA.

Les tensions secondaires sont obtenues à partir de régulateurs intégrés du type :


— LM350T, ajustable à +5 V, pour tous les circuits logiques, pour la com-

mutation rapide de la prise PERITEL. Ce circuit est protégé contre les courts-circuits jusqu'à 4,5 A. Une disjonction thermique est assurée à 105° C.

— MC7812 CT, régulateur 12 V, pour les RAMS dynamiques, pour la commutation lente PERITEL, pour l'extension RS232 et l'ampli du light-pen. Ce circuit est protégé contre les courts-circuits jusqu'à 1A. Une prise +12 V est assurée à l'arrière du TO7 pour l'alimentation du codeur-modulateur PERITEL → UHF (TV).

— MC79L05, régulateur -5 V, pour les RAMS dynamiques, l'extension RS232 et l'amplificateur de light-pen. Ce circuit est protégé contre les courts-circuits jusqu'à 100 mA.

### ALIMENTATION



Les consommations du TO7 seul (sans extension) sont :

- +5 V — 1A
- +12 V — 220 mA
- 5 V — 5mA



## 2.10 CPU-BUS & PIA


### • Le Microprocesseur 6809

Microprocesseur 8 bits, le 6809 a en fait une structure interne 16 bits puisque tous ses registres sont des registres 16 bits (X, Y, U, S et PC) ou 8 bits concaténables (A et B peuvent devenir  $D = A_{MSB} + B_{LSN}$ ).

Seuls le registre d'état CCR et le registre de page directe DP ont une structure 8 bits.

Microprocesseur monotension (+5 V) il nécessite un signal d'horloge 4MHz et fabrique lui-même deux signaux E et Q à 1MHz en quadrature de phase. Les adresses sont validées sur le front montant de Q, et les données mémorisées sur le front descendant de E.

A la mise sous tension, ou lors d'une réinitialisation manuelle par mise à zéro de l'entrée RESET, le compteur programme est chargé avec l'adresse contenue en \$FFFE, \$FFFF. Tous les registres sont initialisés et en particulier le registre de page directe DP, utilisé en mode d'adressage direct est mis à zéro pour comptabilité avec la page 0 du 6800.



#### — Structure

Outre les deux accumulateurs A et B utilisés pour les calculs et les manipulations des données et concaténables en un accumulateur

D de 16 bits, le 6809 possède 4 registres 16 bits, X, Y, U et S pouvant servir de registres d'index ou de pointeurs de pile.

X et Y sont plutôt destinés à servir d'index, alors que U et S le sont à servir de pointeurs pour la pile utilisateur (rôle de U) et la pile système (rôle de S). Toutefois rien n'empêche de permuter ces différents rôles :

— le mode indexé permet en effet d'utiliser comme registre d'index, aussi bien X et Y que U et S,

— dans certains cas le compteur programme peut agir également comme un registre d'index.

Les instructions TFR et EXG permettent le transfert d'un registre (ou d'un accumulateur) dans un autre, ou l'échange de deux registres (ou de deux accumulateurs).

#### — Description du registre codes condition

Ce registre 8 bits contient des indicateurs de résultats ou des masques d'interruption :

— le BIT0 (C) indique s'il est à un "1", qu'une retenue a eu lieu lors de la dernière opération effectuée.

— le BIT1 (V) indique s'il est à "1" qu'il y a eu débordement, c'est-à-dire que la retenue du MSB n'est pas la même que celle du MSB-1.

— le BIT2 (Z) indique s'il est à "1" que la dernière opération a donné un résultat nul.

— le BIT3 (N) indique un résultat négatif. En complément à deux, N sera donc mis à un.

— le BIT4 (I) masque les interruptions  $\overline{\text{IRQ}}$ .

— le BIT5 (H) est le bit de demi-retenu. Il est utilisé dans l'opération d'ajustement décimal.

— le BIT6 (F) masque les interruptions  $\overline{\text{FIRO}}$ .

— le BIT7 (E) indique s'il est à un que l'état complet de la machine a été empli sur la pile système S.

#### — Les modes d'adressage :

##### Adressage inhérent :

Dans ce mode d'adressage, il n'y a aucun échange avec l'extérieur du 6809. Exemple EXG A, B, qui échange les contenus de A et B.

##### Adressage immédiat :

Dans ce mode d'adressage, la valeur à traiter suit immédiatement le code opération. Exemple LDB #2 qui met la valeur 2 (%00000010) dans l'accumulateur B.

##### Adressage étendu :

Dans ce mode d'adressage, la donnée à traiter se trouve à l'adresse qui suit le code instruction. Exemple LDX \$E80C chargera X avec la donnée 16 bits rangée en E80C (MSB) et E80D (LSB).



### Adressage direct :

Dans ce mode d'adressage, la donnée à traiter correspond à l'adresse dont les 8 bits LSB suivent le code instruction, les 8 bits MSB étant dans le registre de page directe DP.

Exemple STB \$0A rangera le contenu de B en 400A si DP contient \$40.

### Adressage étendu indirect :

Dans ce mode d'adressage, la donnée a pour adresse, celle qui se trouve rangée à l'adresse qui suit le code instruction.

### Adressage relatif court :

Dans ce mode d'adressage, on ajoute au compteur programme (qui pointe déjà l'instruction suivante) la valeur qui suit l'instruction de branchement. Cette valeur doit être comprise entre 00 et FF ce qui ne permet donc des branchements que de +127 en avant ou de -128 (en arrière).

### Adressage relatif long :

Dans ce mode d'adressage, comme le précédent, on ajoute au compteur programme la valeur qui suit les codes d'instructions. On peut dans ce cas se brancher dans toute la zone des 64 K mémoire.

### Adressage indexé :

Dans ce mode d'adressage, l'un des registres sert d'index pour le calcul de l'adresse exacte de la donnée.

### Adressage indexé indirect :

Dans ce mode d'adressage indexé, l'adresse obtenue ne contient pas la donnée, mais l'adresse de la donnée.

Pour tous ces adressages on se reportera à l'Annexe 1 du 6809 en fin d'ouvrage.

## — Les interruptions

FFFE	FFFF	RESET
FFFC	FFFD	NMI
FFFA	FFFB	SW1
FFF8	FFF9	IRQ
FFF6	FFF7	FIQ
FFF4	FFF5	SWI2
FFF2	FFF3	SWI3
FFF0	FFF1	Réservé

### Pointeurs d'interruption

Les interruptions accessibles par l'utilisateur du TO7, car présentes sur le connecteur d'extension sont les suivantes :

**RESET** : un niveau bas sur cette entrée pendant un temps supérieur à 1µs provoque la réinitialisation du système, ce qui est équivalent à une action manuelle sur le bouton "INITIALISATION PROGRAMME" du TO7.


**NMI** : un front descendant sur cette entrée, suivi d'un maintien à l'état bas d'au moins 1µs, provoque une interruption non masquable et prioritaire. L'état du 6809 est sauvegardé sur la pile système et le compteur programme est

chargé avec l'adresse contenue par les vecteurs \$FFFC, \$FFFD.


**FIQ** : un niveau bas sur cette entrée provoque une séquence d'interruption rapide (prioritaire par rapport à IRQ) car il n'y a sauvegarde sur la pile que du contenu du registre de codes condition et du compteur programme. Cette demande d'interruption n'est prise en compte que si le bit 6 (F) du CCR est à zéro.

**IRQ** : un niveau bas sur cette entrée provoque une séquence d'interruption avec sauvegarde sur la pile système de l'état complet du 6809. Cette demande n'est prise en compte que si le bit 4 (I) du CCR est à zéro.

## Diagramme des temps pour les interruptions IRQ et NMI



## Diagramme des temps pour l'interruption FIQ





## • Le PIA 6821

Ce circuit permet l'interfaçage entre le 6809 et les périphériques par l'intermédiaire de deux ports parallèles de 8 bits programmables en entrées ou en sorties, et quatre lignes de contrôle utilisables individuellement pour gérer les interruptions ou comme E/S supplémentaires pour deux d'entre elles.

Le contrôle du PIA se fait par l'intermédiaire de 6 registres, auxquels on accède par deux bits de sélection RS0 et RS1, plus le bit 2 des registres de contrôle.

Ces six registres sont les suivants :

- ORA (et ORB), registre de sortie du PORT A (et du PORT B)
- DDRA (et DDRB), registre de sens de transfert des données du PORT A (et du PORT B)
- CRA (et CRB), registre de contrôle A (et B)

Les registres ORA et DDRA sont sélectionnés par le même code RS<sub>1</sub>, RS<sub>0</sub> = 00. Le choix de l'un ou de l'autre est fait suivant la valeur du bit 2 du registre CRA.

ADRESSAGE INTERNE

RS1	RS0	Bit du registre de contrôle		Registre sélectionné
		CRA-2	CRB-2	
0	0	1		Registre données de la périphérie A
0	0	0		Registre sens de transfert des données A
0	1			Registre de contrôle
1	0		1	Registre données de la périphérie B
1	0		0	Registre sens de transfert des données B
1	1			Registre de contrôle


Il en est de même pour ORB et DDRB différenciés par le CRB2. L'adressage de ces registres peut être fait en mode :

- 8 bits si RS<sub>0</sub> = A<sub>0</sub> et RS<sub>1</sub> = A<sub>1</sub>
- ou 16 bits si RS<sub>0</sub> = A<sub>1</sub> et RS<sub>1</sub> = A<sub>0</sub>, en effet dans ce dernier cas, les registres ORA et ORB sont situés à deux adresses contiguës, donc adressables par une donnée 16 bits.

La sélection du PIA se fait par trois bits CS<sub>0</sub>, CS<sub>1</sub>,  $\overline{\text{CS}}_2$ . Lorsque le PIA est sélectionné, le transfert des données se fait sous le contrôle de l'impulsion d'horloge E et de la ligne de lecture/écriture (R/W).

Les deux lignes de sortie  $\overline{\text{IRQA}}$  et  $\overline{\text{IRQB}}$ , actives au niveau 0, sont à "drain ouvert", ce qui permet le "ou câblé". Elles sont gérées par le registre de contrôle.

## DIAGRAMME FONCTIONNEL





# FORMAT DES MOIS DE CONTROLE

	7	6	5	4	3	2	1	0
CRA	IRQA1	IRQA2	Contrôle de CA2			Accès à DDRA	Contrôle de CA1	

	7	6	5	4	3	2	1	0
CRB	IRQB1	IRQB2	Contrôle de CB2			Accès à DDRB	Contrôle de CB1	

Les bits 0 à 5 de ce registre peuvent être écrits ou lus par le 6809.

Les bits 6 et 7 ne peuvent être que lus par le 6809 et sont modifiés par les entrées externes CA<sub>1</sub> et CA<sub>2</sub> (ou CB<sub>1</sub> et CB<sub>2</sub>).

a) Les deux premiers bits CRA<sub>0</sub> et CRA<sub>1</sub> permettent la gestion de l'entrée CA<sub>1</sub> :

- Si CRA<sub>0</sub> = 0 →  $\overline{\text{IRQA}}$  est inhibée et bloquée à l'état haut.
- Si CRA<sub>0</sub> = 1 →  $\overline{\text{IRQA}}$  passe à l'état bas quand l'indicateur CRA<sub>7</sub> passe à l'état haut.
- Si CRA<sub>1</sub> = 0 → l'indicateur d'interruption CRA<sub>7</sub> passe à l'état haut sur front descendant de CA<sub>1</sub>.
- Si CRA<sub>1</sub> = 1 → l'indicateur d'interruption CRA<sub>7</sub> passe à l'état haut sur front montant de CA<sub>1</sub>.

## CONTROLE DES ENTREES D'INTERUPTION CA1 et CB1

CRA-1 (CRB-1)	CRA-0 (CRB-0)	Indicateur d'interruption CRA-7 (CRB-7)	Demande d'interruption du MPU IRQA (IRQB)
0	0	!Active	Mis à un sur 1 de CA1 (CB1)
0	1	!Active	Mis à un sur 1 de CA1 (CB1)
1	0	!Active	Mis à un sur 1 de CA1 (CB1)
1	1	!Active	Mis à un sur 1 de CA1 (CB1)

Notes :

- 1 Transition positive
- 2 Transition négative
- 3 L'indicateur d'interruption CRA-7 (CRB-7) est mis à zéro par une lecture du registre données de la périphérie A (B) par le MPU
- 4 Si CRA-0 (CRB-0) est zéro (interruption inhibée) quand l'interruption se produit et est, par la suite, mis à un,  $\overline{\text{IRQA}}$  ( $\overline{\text{IRQB}}$ ) passe à l'état bas après que CRA-0 (CRB-0) soit à l'état haut

c) Le bit CRA<sub>2</sub> permet d'accéder :

- au registre DDRA si CRA<sub>2</sub> = 0
- au registre ORA si CRA<sub>2</sub> = 1

d) Les 3 bits CRA<sub>3</sub> — CRA<sub>4</sub> — CRA<sub>5</sub> permettent la gestion de la ligne CA<sub>2</sub> :

- Si CRA<sub>5</sub> = 0 → CA<sub>2</sub> est programmée en **entrée d'interruption** et alors les bits CRA<sub>3</sub> et CRA<sub>4</sub> fonctionnent vis-à-vis de cette entrée et de l'indicateur CRA<sub>6</sub>, comme précédemment CRA<sub>0</sub> et CRA<sub>1</sub> le faisaient vis-à-vis de CA<sub>1</sub> et CRA<sub>7</sub>.

## CONTROLE DE CA2 ET CB2 COMME ENTREES D'INTERUPTION CRA-5 (CRB-5) est à zéro

CRA-5 (CRB-5)	CRA-4 (CRB-4)	CRA-3 (CRB-3)	Transition active de l'entrée d'interruption CA2 (CB2)	Indicateur d'interruption CRA-6 (CRB-6)	Demande d'interruption du MPU IRQA (IRQB)
0	0	0	!Active	Mis à un sur 1 de CA2 (CB2)	Inhibée — $\overline{\text{IRQ}}$ reste à l'état haut
0	0	1	!Active	Mis à un sur 1 de CA2 (CB2)	Passé à l'état bas quand l'indicateur CRA-6 (CRB-6) passe à un.
0	1	0	!Active	Mis à un sur 1 de CA2 (CB2)	Inhibée — $\overline{\text{IRQ}}$ reste à l'état haut
0	1	1	!Active	Mis à un sur 1 de CA2 (CB2)	Passé à l'état bas quand l'indicateur CRA-6 (CRB-6) passe à un.

Notes :

- 1 Transition positive
- 2 Transition négative
- 3 L'indicateur d'interruption CRA-6 (CRB-6) est mis

— Si CRA<sub>5</sub> = 1 → CA<sub>2</sub> est programmée comme bit de sortie supplémentaire.  
**Attention :** comme sorties, CA<sub>2</sub> et CB<sub>2</sub> ont des modes de fonctionnement différents.

— Si CRA<sub>4</sub> (ou CRB<sub>4</sub>) = 1 alors CA<sub>2</sub> = CRA<sub>3</sub> (et CB<sub>2</sub> = CRB<sub>3</sub>).  
Dans ce mode CA<sub>2</sub> (CB<sub>2</sub>) est une sortie que l'on met à zéro ou à un par mise au niveau identique de CRA<sub>3</sub> (CRB<sub>3</sub>).

— Si CRA<sub>4</sub> = 0 (ou CRB<sub>4</sub>) alors CA<sub>2</sub> (CB<sub>2</sub>) est utilisée comme sortie de contrôle selon le mode "poignée de main" (handshaking) afin de permettre la synchronisation des échanges.

Dans ce cas le fonctionnement est différent pour CA<sub>2</sub> et CB<sub>2</sub>. Se reporter aux tableaux ci-dessous.

## Fonctionnement du registre DDRA (DDRB)

Si le bit CRA<sub>2</sub> (CRB<sub>2</sub>) est à 0, on accède alors pour RS<sub>0</sub>, RS<sub>1</sub> = 00 au registre DDRA, et pour RS<sub>0</sub>, RS<sub>1</sub> = 01 au registre DDRB.

A chaque bit de ces registres est associé une ligne du PORT de même nom. Si ce bit est :

- à "1", la ligne du PORT sera une sortie.
- à "0", la ligne du PORT sera une entrée.



Lors d'un reset, tous les registres étant mis à zéro, les deux PORT A et B sont donc initialisés en entrées.

CONTROLE DE CR2 COMME SORTIE  
CRB-5 est à un

CRB-5	CRB-4	CRB-3	Mis à zéro	CR2	Mis à un
1	0	0	Bas sur la transition positive de la première impulsion E qui suit une écriture du registre données de la périphérie B.	Haut quand l'indicateur d'interruption CRB-7 est mis à un par une transition active du signal CBI.	
1	0	1	Bas sur la transition positive de la première impulsion E qui suit une écriture du registre données de la périphérie B.	Haut sur la transition positive de la première impulsion E qui suit une impulsion E qui était arrivée tandis que le circuit était désélectionné.	
1	1	0	Bas quand CRB-3 est mis à zéro par une écriture du registre de contrôle B.	Toujours bas tant que CRB-3 est à zéro. Passera à l'état haut quand CRB-3 sera mis à un par une écriture du registre de contrôle B.	
1	1	1	Toujours haut tant que CRB-3 est à un. Passera à l'état bas quand CRB-3 sera mis à zéro par une écriture du registre de contrôle B.	Haut quand CRB-3 est mis à un par une écriture du registre de contrôle B.	

CONTROLE DE CA2 COMME SORTIE  
CRA-5 est à un

CRA-5	CRA-4	CRA-3	Mis à zéro	CA2	Mis à un
1	0	0	Bas sur la transition négative de la première impulsion E qui suit une écriture du registre données de la périphérie A.	Haut quand l'indicateur d'interruption CRA-7 est mis à un par une transition active du signal CAI.	
1	0	1	Bas sur la transition négative de la première impulsion E qui suit une écriture du registre données de la périphérie A.	Haut sur la transition négative de la première impulsion E qui suit une impulsion E qui était arrivée tandis que le circuit était désélectionné.	
1	1	0	Bas quand CRA-3 est mis à zéro par une écriture du registre de contrôle A.	Toujours bas tant que CRA-3 est à zéro. Passera à l'état haut quand CRA-3 sera mis à un par une écriture du registre de contrôle A.	
1	1	1	Toujours haut tant que CRA-3 est à un. Passera à l'état bas quand CRA-3 sera mis à zéro par une écriture du registre de contrôle A.	Haut quand CRA-3 est mis à un par une écriture du registre de contrôle A.	

#### Fonctionnement du registre ORB (ORA)


Ce registre permet d'écrire dans les PORTS de sortie et d'y mémoriser les valeurs. Une écriture de données dans ORA (ou ORB) n'affecte réellement que les bits préalablement sélectionnés comme sorties par le registre DDR4 (ou DDRB).

## Le 6846

Ce circuit contient :

- 2 K octets de mémoire morte programmable par masque
- 1 port bidirectionnel de 8 bits avec lignes de contrôle
- 1 temporisateur-compteur programmable

## EF 6846. SCHEMA FONCTIONNEL



Dans le TO7, les 2 K de mémoire contiennent la partie du moniteur comprise entre les adresses \$E800 et \$EFFF.

Le PORT parallèle a les mêmes caractéristiques que le PORT B du PIA 6821. Toutefois tous les registres, registre de direction des données, registre de données périphériques et registre de contrôle périphérique, sont directement accessibles par des adresses distinctes.

Ce PORT fournit :

- la commande de couleur du cadre (bits 4, 5 et 6), et la demi-teinte (bit 2) pour le TO7-70.



— la commande de l'aiguillage des données pour l'écriture des mémoires point ou couleur (bit 0).

— la commande de la diode LED minuscule (bit 3)

Il reçoit :

— les signaux démodulés en provenance du lecteur-enregistreur de programme (bit 7)

— la lecture de l'interruption du crayon optique (bit 1)

La ligne de demande d'interruption CP1 est disponible sur le connecteur standard (IRQ-2). Cette entrée peut être programmée pour être validée sur une transition soit positive, soit négative du signal, à l'aide des bits PCR0 et PCR1 du registre de contrôle périphérique.

La ligne de contrôle CP2 est programmée en sortie et sert à actionner le buzzer interne du TO7 (et le haut-parleur du poste TV via la sortie SON de la prise PERITEL).

Le PIA étant sélectionné à partir de l'adresse \$E7C0, on trouvera donc à partir de cette adresse les 7 registres internes du 6846.

A2	A1	A0	REGISTRE SÉLECTIF
0	0	0	Registre d'état composite (CSR)
0	0	1	Registre contrôlé périphérique (PCR)
0	1	0	Registre direction des données (DDR)
0	1	1	Registre données périphériques (PDR)
1	0	0	Registre d'état composite (CSR)
1	0	1	Registre contrôle temporisateur (TCR)
1	1	0	Registre temporisateur d'octet de poids fort
1	1	1	Registre temporisateur d'octet de poids faible
x	x	x	Adresse mémoire ROM

Seule l'entrée CP1 est accessible à l'utilisateur. On la programme par accès au registre de contrôle du port P d'adresse \$E7C1

— Si le bit 0 du PCR est à 0 → CP1 est masquée, donc pas d'interruption possible.

— Si le bit 0 du PCR est à 1 → CP1 est validée, et dans ce cas :

— Si le bit 1 (PCR1) est à 0, alors CP1 est active sur front descendant

— Si le bit 1 (PCR1) est à 1, alors CP1 est active sur front montant.

### Le temporisateur

Dans le TO7 il est utilisé pour coder les informations à enregistrer sur le LEP, pour faire clignoter le curseur, et pour la répétition automatique du clavier. La sortie 19 (CTO) délivre des informations digitales codées en salves de fréquence (liaison série asynchrone) :

— 5 périodes à 4,5 KHz pour le bit "0"

— 7 périodes à 6,3 KHz pour le bit "1"

Le temporisateur du 6846 contient un compteur 16 bits adressable par l'intermédiaire de deux registres tampons, en écriture de 8 bits chacun. Ces registres MSB et LSB sont aux adresses \$E7C6 et \$E7C7.

On peut donc écrire la valeur souhaitée directement à partir d'une donnée 16 bits contenue dans un des registres 16 bits du 6809.

Le contenu des registres tampons n'est transféré dans le compteur que lorsqu'on lui en donne l'ordre.

Dans le TO7, cet ordre ne peut venir que de la mise à 1 du bit 0 (TCR0) du registre de contrôle du temporisateur situé à l'adresse \$E7C5, ou avec une commande d'écriture des registres tampons (en fonction du mode).

Dès l'initialisation du compteur, les indicateurs d'interruption du compteur sont remis à zéro.

On peut alors fonctionner :

— *en mode continu* si TCR3 = 0, TCR7 = 1 et TCR5 = 0

Dans ce mode, un signal carré est généré sur la sortie 19 (CTO), si cette sortie est validée par TCR7 à 1. D'autre part si TCR4 est à 0, l'initialisation peut se faire simplement par écriture dans les registres tampons.

Le temporisateur fonctionne de la même manière que la sortie CTO soit validée (TCR7 à 1) ou inhibée (TC7 à 0). Si le nombre 16 bits chargé dans le compteur est N alors la sortie reste à l'état bas pendant (N + 1) fois la période de l'horloge E, soit (N + 1) $\mu$ s, puis passe à 1 pendant N + 1  $\mu$ s etc.

Si on souhaite que l'horloge soit précomptée par un diviseur par 8 il faut que TCR2 soit à 1.

— *en mode monocoup normal* : si TCR3 = 0, TCR4 = 1 et TCR5 = 1.

A deux exceptions près ce mode est identique au précédent :

1. La sortie est à l'état bas pendant 1  $\mu$ s après l'initialisation du compteur puis passe à l'état haut pendant les N  $\mu$ s suivantes pour enfin se rebloquer à l'état bas jusqu'à la prochaine initialisation du compteur.

2. Le TO7 n'est pas concerné par la deuxième exception puisque les deux entrées d'initialisation  $\overline{\text{CTG}}$  et  $\overline{\text{CTC}}$  sont au 0V.

— *en mode cascade monocoup* si TCR3 = 0, TCR4 = 0 et TCR5 = 1.

Dans ce mode, la sortie CTO ne passe pas à l'état bas après l'initialisation.


D'autre part en fin de comptage, la sortie CTO prend le niveau du bit TCR7 :

— Si ce bit est mis à 1 avant la fin de tempo, alors la sortie CTO reste à 1 pendant le cycle suivant.

— Si ce bit est mis à 0 avant la fin de tempo, alors la sortie CTO passe à 0 pendant le cycle suivant.

Ces différents modes de fonctionnement sont résumés dans les tableaux ci-dessous. D'autre part, on en verra des exemples d'applications lors de l'étude de la gestion du LEP et de l'interface RS232.





**FORMAT DU REGISTRE DE CONTRÔLE  
COMPTEUR/TEMPORISATEUR**

BIT REGISTRE DE CONTRÔLE	ÉTAT	DÉFINITION DU BIT	DÉFINITION DE L'ÉTAT
TCR0	0	Initialisation interne	Validation temporisateur
	1		Temporisateur à l'état pré-établi
TCR1	0	Source horloge	Temporisateur utilise une horloge externe (CTC)
	1		Temporisateur utilise l'horloge système #2
TCR2	0	Validation par pré-compteur diviseur par 8	L'horloge n'est pas pré-comptée
	1		L'horloge est pré-comptée par compteur diviseur par 8
TCR3	x	Sélection du mode de fonctionnement	Voir tableau 3
TCR4	x		
TCR5	x		
TCR6	0	Validation interruption temporisateur	JRQ du temporisateur masqué
	1		JRQ du temporisateur validé
TCR7	0	Validation sortie temporisateur	Sortie compteur (CTO) mise à l'état bas
	1		Sortie compteur validée


**MODES DE FONCTIONNEMENT**

TCR3	TCR4	TCR5	Mode fonctionnement du temporisateur	Initialisation compteur	Indicateur d'interruption mis à un
0	0	0	Continu	$\overline{CTG}1 + W + R$	TO
0	0	1	Cascade monocoup	$\overline{CTG}1 + R$	TO
0	1	0	Continu	$\overline{CTG}1 + R$	TO
0	1	1	Normal Monocoup	$\overline{CTG}1 + R$	TO
1	0	0	Comparaison de fréquence	$\overline{CTG}1.1(W + TO) + R$	CTGi avant TO
1	0	1		$\overline{CTG}1.1 + R$	TO avant CTGi
1	1	0	Comparaison de largeur d'impulsion	$\overline{CTG}1.1 + R$	CTG↑ avant TO
1	1	1			TO avant $\overline{CTG}1$

R = Condition d'initialisation  
W = Écriture des registres tampon du temporisateur  
TO = Fin de comptage

CTG = Transition positive sur la broche 17  
T = Indicateur d'interruption (CSRO) = 0

**MODES DE FONCTIONNEMENT CONTINU**





$\overline{CTG}1$  = Transition négative sur l'entrée  $\overline{CTG}$   
T = Période d'entrée horloge vers compteur  
W = Commande d'écriture des registres tampon du temporisateur  
to = Cycle d'initialisation compteur  
TO = Fin de comptage (condition tout à zéro)

R = Mise à zéro du temporisateur (TCR0) = 1 ou RESET externe = 0


N = Nombre de 16 bits dans les registres tampon du compteur





Le registre d'état composite (CSR) d'adresse \$E7C0 est un registre à lecture seule qui est partagé par le temporisateur et le port parallèle. Seuls les bits CR0, CR1, CR2 et CR7 sont utilisés et permettent la demande d'interruption IRQ s'ils sont mis à un via les conditions appropriées dans le temporisateur ou le port parallèle. D'autre part l'interruption n'est possible que si les bits actifs sont mis à un dans les registres de contrôle appropriés, conformément au schéma ci-dessous.

### Registre d'état composite et logique associée



Le bit CSR7 est mis à un quand IRQ passe à zéro. Il ne peut être remis à zéro que si tous les indicateurs d'interruption ont été remis à zéro.

Le bit CSR0 peut être remis à 0 par :

- reset externe ou interne (TCR0 à 1)
- initialisation du compteur
- commande de lecture du compteur, précédée d'une lecture du CSR pendant que CSR0 est mis à 1.




### 3. Les entrées/sorties

#### 3.1 Bus standard

Trois sorties de bus standard sont prévues à l'arrière du TO7. Elles se présentent sous forme de trois "nez de carte" destinés à recevoir les extensions A, B et C.

Le connecteur d'extension est du type 2x19 contacts (double face) au pas de 2,54 mm (par exemple SOCAPEX 254DF19 AYW8C).

Aux différents contacts correspondent les entrées/sorties ci-dessous :



SON : Entrée son  
 E7C : Select E7Cx  
 CSE : Select E000-EFFF  
 Video : Pin 19 prise SCART  
 E : Enable extension

#### Dessus A

1	GND	Référence 0V du TO7
2	CP1	Entrée interruption du 6846 (U1)
3	E7C	Signal actif au niveau bas pour les adresses \$E7CX, permettant la sélection des PIA d'extension
4	CSE	Signal actif au niveau bas pour les adresses \$E000 à \$EFFF
5	A <sub>11</sub>	Bits A <sub>0</sub> -A <sub>11</sub> du bus d'adresse
6	A <sub>10</sub>	
...	...	
...	...	
16	A <sub>0</sub>	
17	CSD	Signal actif au niveau bas pour les adresses \$D000 à \$DFFF
18	CSC	Signal actif au niveau bas pour les adresses \$C000 à \$CFFF
19	+5V	Alimentation +5V du TO7

Toutes les sorties proviennent de circuits TTL (LS) :

- CSC, CSD et CSE viennent du décodeur d'adresse U14 ≡ 74LS139
- E7C vient du circuit de décodage 74LS02
- Les bits d'adresses sont tamponnés par des circuits 74LS241

L'entrée CP1 permet d'envoyer une interruption au 6846. On se reportera à la notice de ce circuit pour une étude complète de son fonctionnement.

La sortie d'alimentation +5V peut fournir jusqu'à 3 ampères si aucune extension n'est reliée au TO7.



## Dessous B

1	+12V	Alimentation +12V du TO7
2	GND	Référence 0V du TO7
3	SON	Entrée SON du TO7
4	R/W	Signal de lecture/écriture en provenance du MPU 6809
5	E	Signal d'horloge E du 6809 bufferisé par 74LS241
6	D7	Bits D <sub>6</sub> -D <sub>7</sub> de données
7	D6	
	⋮	
12	D1	
13	D0	
14	RST	Entrée de reset du MPU 6809
15	FIRQ	Entrées d'interruptions vectorisées du 6809
16	NMI	
17	IRQ	
18	Vidéo	Entrée vidéo reliée à la borne 19 de la prise Péritel
19	-5V	Alimentation -5V du TO7 Vidéo composite en provenance du téléviseur.

— Les sorties E et D<sub>6</sub>-D<sub>7</sub> sont toutes compatibles TTL puisque bufferisées par des circuits LS (LS241 unidirectionnel pour E, et LS245 bidirectionnel pour le bus de donnée).

— La sortie R/W vient du MPU 6809 directement sans buffer LS.


— L'entrée SON est envoyée via C10 (220nf) sur la base d'un amplificateur émetteur commun réalisé autour du transistor T1 (BC413) monté en résistance d'émetteur non découplée, ce qui lui donne un gain en tension d'environ 5 ou 6.

L'entrée AUDIO du LEP attaque ce même étage via C3 (220 nf) ce qui permet la récupération du son venant du lecteur à cassette sur le bus standard et vice-versa sans amplification.

La sortie amplifiée est prélevée sur le collecteur de T1 et envoyée sur la sortie SON de la prise Péritel (broche 6) via le condensateur C12 (4,7μF/10V).

Le niveau de tension sur cette entrée son doit être d'environ 170mV puisque les sorties Péritel sont normalisées à 0,8V/75Ω.

## SCHÉMA DE L'AMPLI SON



— Toutes les entrées d'interruption, RST, FIRQ, NMI et IRQ sont connectées directement au MPU 6809 et doivent pour être actives, être maintenues au niveau bas pendant au moins un cycle d'horloge. (Se reporter à la notice 6809).

— L'entrée vidéo est reliée directement à la borne 19 de la prise Péritel, et reçoit donc le signal vidéo composite venant du téléviseur. C'est grâce à cette liaison que pourra être développée l'"incrustation" sur le TO7-70.

— L'alimentation +12V peut fournir jusqu'à 700mA

— L'alimentation -5V peut fournir jusqu'à 90mA

**Attention :** les valeurs données ci-dessus (courants d'alimentations) sont des valeurs maximales. Pour des raisons de sécurité, et si des extensions sont utilisées, il est nécessaire de diminuer ces valeurs afin de ne pas provoquer un échauffement trop important des régulateurs.



## 3.2 Bus extension mémoire

Cette sortie de bus se fait également sous forme d'un "nez de carte" destiné à recevoir le connecteur d'extension RAM 16 K.

Le connecteur sera du même type que pour le bus standard, mais avec cette fois seulement  $2 \times 13$  contacts (double face) au pas de 2,54 mm (connecteur SOCAPEX 254 DF13 AYY).

Aux différents contacts correspondent les entrées/sorties ci-dessous :

### SORTIE EXTENSION MÉMOIRE TO7

Dessus A 13 1

#### Dessous B Vue de face

	A	B
1	+12V	+5V
2	A0	D7
3	A1	D6
4	A2	D5
5	A3	D4
6	A4	D3
7	A5	D2
8	A6	D1
9	R/W	D0
10	CLOCK	OE
11	RAS	CAS
12	GND	GND
13	GND	-5V

#### Dessus A

1	+12V	Alimentation +12V du TO7
2	A <sub>0</sub> /A <sub>7</sub>	Bits A <sub>0</sub> -A <sub>6</sub> /A <sub>7</sub> -A <sub>13</sub> du bus d'adresse multiplexé
3	A <sub>1</sub> /A <sub>8</sub>	
7	A <sub>5</sub> /A <sub>12</sub>	
8	A <sub>6</sub> /A <sub>13</sub>	
9	R/W	Signal de lecture/écriture en provenance du MPU 6809
10	CLOCK	Signal d'horloge 2MHz
11	RAS	Signal d'échantillonnage d'adresse ligne RAM 4116
12	GND	Référence 0V du TO7
13	GND	Référence 0V du TO7

- L'alimentation +12V peut fournir jusqu'à 700 mA (voir précédemment).
- Les 7 bits d'adresses A<sub>0</sub>/A<sub>6</sub> proviennent des multiplexeurs 74LS157 destinés aux RAMS dynamiques de l'extension et permettent grâce au multiplexage par ligne et par colonne des 4116 de fournir les 2<sup>14</sup> adresses soit 16384 bits/RAM.
- Le signal R/W est le signal  $\overline{RAMW} = R/\overline{W} + \overline{E}_\mu$  bufferisé par une porte 74LS 241. Il ne sera au niveau bas que si l'on est en mode écriture ET sur niveau bas de l'horloge E.
- Le signal CLOCK (2MHz) est totalement compatible TTLLS puisque pris sur la sortie Q du registre 74LS165.
- Le signal RAS sélectionnant les lignes des 4116 est pris en sortie d'une porte 74LS241

#### Dessous B

1	+5V	Alimentation +5V du TO7
2	D <sub>7</sub>	Bits D <sub>0</sub> -D <sub>7</sub> du bus de données
3	D <sub>6</sub>	
8	D <sub>1</sub>	
9	D <sub>0</sub>	Signal de déconnection des datas RAMS du bus de données si l'extension n'est pas adressée, ou en mode écriture
10	OE	
11	CAS	Signal d'échantillonnage colonne des 4116
12	GND	Référence 0V du TO7
13	-5V	Alimentation -5V du TO7

— Les 8 bits de données sont reliés au bus interne via un circuit bidirectionnel 74LS245. Il est nécessaire de prévoir dans l'extension un "latch" unidirectionnel 3 états 74LS374 sélectionné par OE en mode lecture seulement des RAMS d'extension, donc dans la plage d'adresse \$8000-\$BFFF.

— Le signal  $\overline{OE} = (8000-BFFF)_{16} + R/\overline{W}$  déconnectera via le latch "extension-mémoire" le bus de sortie des datas de l'extension du bus de données lorsque celle-ci n'est pas adressée (en dehors de 8000-BFFF) ou lorsque le 6809 envoie un ordre d'écriture.

Ce signal pris en sortie d'une porte OU de U15 (74LS32) est donc un signal de sortie TTL LS.

— Le signal  $\overline{CAS}$  permet la validation de l'adressage en colonne des RAMS 4116. Ce signal est bufferisé par une porte 74LS241.

— L'alimentation +5V peut fournir jusqu'à 3A.


— L'alimentation -5V peut fournir jusqu'à 90 mA. (voir précédemment).



### 3.3 Entrées/Sorties vers le magnétophone

La prise de connection au magnétophone est une prise standard 5 broches DIN. On peut donc éventuellement utiliser un prolongateur 5 broches MALE DIN/5 broches FEMELLE DIN.

#### Prise magnétophone P2



1	Moteur K7	Commande le moteur du LEP
2	GND	Référence 0V du TO7
3	Audio K7	Lecture de la piste audio du LEP
4	Entrée K7	Lecture d'un programme enregistré sur le LEP
5	Sortie K7	Sortie d'un programme en RAM vers le LEP.


— La sortie 1 de commande du moteur K7 est reliée à la sortie CA2 du P1A 6821 système. Pour bien comprendre ce qui suit il faut avoir préalablement assimilé le fonctionnement du registre CRA d'un P1A 6821. Les bits CRA-4 et CRA-5 étant à 1 :

- Si CRA3 = 0 → CA2 est mis à zéro → MOTOR ON
- Si CRA3 = 1 → CA2 est mis à un → MOTOR OFF

Dans le LEP, l'entrée MOTEUR K7 commande un transistor BC547B via une résistance de 3,3 kΩ, dont l'effet est :

- S'il est bloqué, de ne pas agir sur l'alimentation du moteur.
- S'il est saturé, de couper l'alimentation du moteur.

#### Commande du moteur du LEP



— La borne 3 de la prise P2 est une entrée du TO7 qui lit la piste audio de la cassette et envoie ce signal vers la sortie son TV. Le signal audio K7 est amplifié dans le TO7 par le même montage à transistor amplifiant le signal AUDIO EXT disponible sur le bus standard (B-3). (Niveau ≈ 170 mV). Se reporter au schéma donné précédemment lors de l'étude de ce bus.

#### Gestion des E/S digitales (4 et 5)


##### • Étude hardware :

a) En sortie (5), le TO7 envoie sur la borne 5 de la prise magnétophone P2, les impulsions générées par soft sur la sortie CO (patte 19) du temporisateur 6846 (voir pages précédentes). Ces informations digitales sont codées en salve de fréquence :

- 5 périodes à 4,5 kHz pour le bit "0"
- 7 périodes à 6,3 kHz pour le bit "1"

Dans le LEP, ces informations digitales de niveau TTL sont envoyées sur la tête digitale d'enregistrement/lecture via un circuit R-C série (12KΩ-100nF).

#### Entrée digitale du LEP



b) En entrée (4), les informations en provenance du LEP sont envoyées dans le TO7, sur le bit 7 du PORT parallèle du 6846 (patte 28). Ce bit est initialisé en entrée.

Dans le LEP, les informations lues sur la piste digitale sont amplifiées, et démodulées afin de fournir des octets sérialisés à 900 Bauds asynchrones adaptés au TO7. Tant que le moteur est OFF, la sortie du LEP est à "1" (+ 5V).



# • Étude Software

Le moniteur du TO7 contient un programme appelé "CONTROLEUR DE MINI CASSETTE" (K7CO\$) dont le point d'entrée est en \$E815.

Ce programme utilise un registre, K7.OPC, rangé en page 0 à l'adresse &H6029, et dont le contenu est un mot de code permettant les opérations : OPEN en LECTURE, OPEN en écriture, CLOSE, SAISIE d'un OCTET, ENVOI d'un OCTET, grâce aux paramètres ci-dessous :

K7.OPR = % 0000 0001 OPEN en LECTURE

K7.RDC = % 0000 0010 LIRE un OCTET

K7.OPW = % 0000 0100 OPEN en ECRITURE

K7.WRT = % 0000 1000 ECRIRE un OCTET

K7.CLS = % 0001 0000 CLOSE

Le registre d'état K7.STAT, rangé en &H602A, servira à indiquer le type d'opération réalisée ou la cause d'une erreur.

K7.NRD = % 1000 0000 LECTEUR pas PRET

En sortie, si le bit de carry C du registre CODE CONDITION est :

— à 0 → opération normale

— à 1 → erreur

Les autres registres utilisés sont :

— TCR SAV (&H6064) qui sauvegarde l'état courant du TIMER

— TCT SAV (&H6065) qui sauvegarde le compte courant du TIMER

La vitesse de transmission est de 900 bauds.

## En lecture comme en écriture, les octets sont passés par B

Plusieurs appels successifs de ce sous-programme sont donc nécessaires aussi bien pour écrire sur le LEP que pour y lire des informations.

Exemple : Écriture d'un octet :

### 1. Ouverture en écriture :

— Mettre le code K7.OPW dans K7.OPC

— Appeler K7CO\$

### 2. Écriture de l'octet :

— Mettre le code K7.WRT dans K7.OPC

— Mettre l'octet dans B

— Appeler K7CO\$

### 3. Fermeture :

— Mettre le code K7.CLS dans K7.OPC

— Appeler K7CO\$

Lorsqu'on demande une ouverture en écriture :

— le moteur est alimenté (CRA3 du 6821 = 0)

— une temporisation de 1 seconde est lancée pour stabiliser la bande

— on revient du S-P (RTS)

Lorsqu'on demande une ouverture en lecture :

— le moteur est alimenté

— on revient du sous-programme

Lorsqu'on demande un Close :

— une temporisation de 1/2s est lancée

— le moteur est OFF (CRA3 = 1)

— on revient du S.P.

On trouvera ci-dessous deux programmes objet permettant :

— La sauvegarde d'un écran POINTS sur cassette, par lecture des adresses de la RAM POINTS, de \$4000 à \$5F40

— La lecture d'un écran sur cassette avec restitution en RAM POINTS.

4000	STAD	EQU	\$4000
5F40	ENDAD	EQU	\$5F40
6029	K7OPC	EQU	\$6029
0004	K7OPW	EQU	4
0008	K7WRT	EQU	8
0010	K7CLS	EQU	\$10
EB15	K7CO	EQU	\$EB15
0004	EOT	EQU	4

A000		ORG	\$A000
A000	34	56	DEBUT
A002	86	04	PSHS
A004	B7	6029	U, X, B, A
A007	BD	EB15	LDA
A00A	B6	08	STA
A00C	B7	6029	JSR
A00F	CE	A034	LDA
A012	E6	C0	STA
A014	C1	04	K7OPC
A016	27	05	JSR
A018	BD	EB15	K7CO
A01B	20	F5	BRA
A01D	8E	4000	SUITE
A020	E6	80	LDX
A022	BD	EB15	BOUCLE
A025	8C	5F41	LDX
A028	26	F6	BNE
			\$*STAD
			, X+
			JSR
			K7CO
			CMPX
			\$ENDAD+1
			BOUCLE



	4000	STAD	EQU	\$4000
	5F40	ENDAD	EQU	\$5F40
	6029	K7OPC	EQU	\$6029
	0001	K7OPR	EQU	\$1
	0002	K7RDC	EQU	\$2
	0010	K7CLS	EQU	\$10
	E815	K7CO	EQU	\$E815
A000		ORG		\$A000
A000	34	56	DEBUT	PSHS U, X, B, A
A002	B6	01		LDA #K7OPR
A004	B7	6029		STA K7OPC
A007	B0	E815		JSR K7CO
A00A	B6	02		LDA #K7RDC
A00C	B7	6029		STA K7OPC
A00F	CE	A034	RECH	LDJ #CODE
A012	B0	E815		JSR K7CO
A015	E1	C0		CMPB ,U+
A017	26	F6		BNE RECH
A019	C1	45		CMPB #\$45
A01B	26	F5		BNE *-9
A01D	BE	4000		LDX #STAD
A020	B0	E815	BOUCLE	JSR K7CO
A023	E7	B0		STB ,X+
A025	BC	5F41		CMPX #ENDAD+1
A028	26	F6		BNE BOUCLE
A02A	B6	10		LDA #K7CLS
A02C	B7	6029		STA K7OPC
A02F	B0	E815		JSR K7CO
A032	35	D6		PULS U, X, B, A, PC
A034	43	CODE	FCC	/CODE/
	4F			
	44			
	45			
	0000		END	
00000	Total Errors			

Dans chacun d'eux le mot "CODE" permet une synchronisation parfaite des deux opérations de sauvegarde et de relecture.

Pour avoir accès aux RAM points, il faut faire un POKE &HE7C3, PEEK (&HE7C3) OR 1 en BASIC, ou bien ajouter :

```
LDA PRC B6 E7 C3
```

```
ORA #1 8A 01
```


avant de faire EXEC &HA000

```
STA PRC B7 E7 C3
```

Les organigrammes ci-joints permettent d'analyser la procédure d'ouverture pour écrire (K7.OPW). Le sous-programme TIMER provoque le fonctionnement du 6846 en mode continu, la sortie TO fournissant un signal carré de fréquence 6,3 kHz.


Pour obtenir cette fréquence il faut charger le compteur avec la valeur 78(\$4E). La fréquence d'horloge étant E = 1MHz, la sortie TO restera à 1 pendant 78µs puis à 0 pendant 78µs soit une période de 156µs donc une fréquence de 6,3 kHz.

Organigramme du sous-programme "MOTEUR"






# Organigramme "OUVERTURE POUR ÉCRIRE"



# Organigramme du Sous-Programme "TIMER"






### 3.4 E/S vers Prise PERITEL

La Prise SCART du TO7 fournit les informations ci-dessous :

- Borne 20 : Sortie Synchro mixte du TO7 0,8V/75Ω
- Borne 19 : Entrée Vidéo composite
- Borne 16 : Commutation rapide reliée au + Vcc dans le TO7
- Borne 11 : VERT Niveau 0,8 V/75Ω
- Borne 8 : Commutation lente reliée à 12 V à travers une résistance de limitation de 820Ω dans le TO7.
- Borne 7 : BLEU Niveau 0,8 V/75Ω
- Borne 6 : Son TV (voir schéma de l'amplificateur audio du TO7). Sortie par C=4,7μF/10V. Niveau ≈ 1V
- Borne 15 : ROUGE Niveau 0,8 V/75Ω
- Bornes 4, 5, 9, 13, 14, 17, 18 : MASSE

#### Schéma prise SCART et connecteur J4



### DESCRIPTION DES INTERCONNEXIONS

Remarques générales :  
 — Toutes les entrées et sorties peuvent être simultanément en fonctionnement  
 — Tous les signaux d'entrée et de sortie sont définis et mesurés conformément aux publications appropriées du CCIIR et de la CEI.

Désignation du signal	Valeur d'adaptation	Numero du contact	Conditions de mesure et observation
Sortie "AUDIO" A (1) : — monophonie — voie gauche — voie indépendante A	Impédance $\leq 1k\Omega$ (2) Force électromotrice (valeur efficace) nominale 0,5V ( ) minimale 0,2V ( ) maximale 2V ( )	3	( ) pour un facteur de modulation de l'émetteur de 80 % (MA ou MF). ( ) pour un facteur de modulation de l'émetteur de 30 % (MA ou MF).
Sortie "AUDIO" B (1) : — voie droite stéréophonie — voie indépendante B	Impédance $\leq 1k\Omega$ Force électromotrice (valeur efficace) nominale 0,5V ( ) minimale 0,2V ( ) maximale 2V ( )	1	( ) pour un facteur de modulation de l'émetteur de 80 % (MA ou MF). ( ) pour un facteur de modulation de l'émetteur de 30 % (MA ou MF).
Entrée "AUDIO" A (1) — stéréophonie - voie gauche — voie indépendante A	Impédance $\geq 10k\Omega$ (2) Tension (valeur efficace) nominale 0,5V minimale 0,2V maximale 2V	6	Impédance de charge pour les mesures, 10kΩ



Désignation du signal	Valeur d'adaptation	Numéro de contact	Conditions de mesure et observation
Entrée "AUDIO". B (1) : — voie direct stéréophonie — voie indépendante B	Impédance $\geq 100 \Omega$ (2) Tension (valeur efficace) nominale 6,3V minimale 6,2V maximale 2V	2	Impédance de charge pour les mesures : 10k $\Omega$ .
Masse commune "AUDIO"		4	
Sortie "VIDEO"	Signal video composite : Tension : 1V (tolérance $\pm 3$ dB) (3) différence entre le niveau du blanc et le niveau de synchronisation Impédance de charge 75 $\Omega$ (4) Tension continue superposée comprise entre 0V et +2V Quand le signal appliqué à ce contact est un signal de synchronisation, la tension crête à crête est 0,3V ( $-3 + 100$ dB)	19	Video positive
Entrée "VIDEO"	Signal video composite : Tension : 1V (tolérance $\pm 3$ dB) (3) différence entre le niveau du blanc et le niveau de synchronisation Impédance de charge 75 $\Omega$ (4) Tension continue superposée comprise entre 0V et +2V Quand le signal appliqué à ce contact est un signal de synchronisation, la tension crête à crête est 0,3V ( $-3 + 100$ dB)	20	Video positive
Masse "VIDEO"		17	

Désignation de signal	Valeur d'adaptation	Numéro du contact	Conditions de mesure et observation
Composante ROUGE	Différence entre valeur crête et niveau de suppression : 0,7V (tolérance $\pm 3$ dB) (5) Impédance de charge 75 $\Omega$ Tension continue superposée comprise entre 0V et +2V.	15	Composante positive.
Masse ROUGE		13	
Composante VERT	Différence entre valeur crête et niveau de suppression : 0,7V (tolérance $\pm 3$ dB) (5) Impédance de charge 75 $\Omega$ Tension continue superposée comprise entre 0V et +2V.	11	Composante positive.
Masse VERT		9	
Composante BLEU	Différence entre valeur crête et niveau de suppression : 0,7V (tolérance $\pm 3$ dB) (5) Impédance de charge 75 $\Omega$ Tension continue superposée comprise entre 0V et +2V	7	Composante positive.
Masse BLEU		5	
Sélection de fonction (Commutation lente)	0V à +2V état logique "zéro" + 10V à +12V état logique "un" Résistance d'entrée $\geq 100 \Omega$ Le signal de sélection doit être présent pendant au moins 100ms. Pour un récepteur de télévision, l'état logique "un" correspond à la réception de télévision diffusée et l'état logique "0" correspond à la péritélévision.	8	Impédance de charge mesure : 10k $\Omega$



Designation du signal	Valeur d'adaptation	Numero du contact	Mis au potentiel de reference
Suppression (Commutation rapide)	$0_V \pm 4V$ état logique "zero"; (6) $-1_V \pm 3V$ état logique "un"; (6) Impédance de charge 750 Ohm (7)	16	
Masse suppression		18	
Bus de données pour l'intercommunication N° 1	Contact non utilisé (utilisation future à l'étude)	12	
Bus de données pour l'intercommunication N° 2	Contact non utilisé (utilisation future à l'étude)	19	
Masse commune des bus de données pour l'intercommunication		14	
Blindage de la fibre		21	Conditions de mesure et observation

NOTES

(1) L'existence de divers modes de fonctionnement des circuits audio (mono, stéréo, voies séparées) peut exiger des connexions appropriées dans certains appareils.

(2) Voir Fig. 1a et 1b. Pour les systèmes de référence à modulation vidéo positive à tolérance pour être portée à -3, -6, 10, 13V voir Fig. 1a et 1b. Pour les systèmes de référence à modulation vidéo négative à tolérance pour être portée à +3, +6, 10, 13V voir Fig. 1a et 1b. Les tensions spécifiées pour l'entrée et la sortie vidéo ou une adaptation d'impédance est requise doivent s'entendre comme suit : tension appliquée à une charge de mesure fictive.

(3) Les signaux de synchronisation sont en entrée des composantes quelconques ne doit pas dépasser  $\pm 0,5V$  par rapport à la masse commune.


(4) Les signaux de référence de couleur, primaires sont celles qui produisent un signal de luminance au niveau du blanc.

(5) L'ajustement de la suppression.


(6) L'état logique "un" correspond à la suppression.

(7) La bande passante et les temps de transit doivent être adaptés aux signaux R, V, B.

## Niveaux dans le signal composite et détails des signaux de synchronisations de ligne



a) Systèmes NTSC en PAL



b) Système SECAM

## 3.5 Le clavier

Le clavier du TO7 est du type clavier à membrane souple, matriciel à 8 lignes et 8 colonnes.

On se reportera pour l'étude de son fonctionnement au chapitre 2.6.




## 4. Les interfaces

### 4.1 L'interface RS232/CENTRONICS

L'extension communication est encartable sur le bus standard du TO7. Les entrées/sorties vers les périphériques se font par un connecteur miniature type D 25 broches.

Cette extension permet la communication avec n'importe quel type de terminal, sous forme de liaison série ou parallèle. Le standard de communication série est conforme à la norme RS 232, et l'interface parallèle est de type CENTRONICS.

#### CONTROLEUR DE COMMUNICATIONS



• L'interface série RS 232 se compose de 7 lignes :

— Deux sorties (DSR et CD) fixées à +12V sous 330Ω.

— Deux sorties (RD et CTS) pouvant prendre les valeurs logiques

0 si  $9V \leq V_s \leq 12V$  sous 300Ω

1 si  $-12V \leq V_s \leq -8V$  sous 300Ω

le courant est limité à 10mA.

— Trois entrées (TD, RTS et DTR) qui transforment les tensions en valeurs logiques

0 si  $1,25V \leq V_e \leq 30V$

1 si  $-30V \leq V_e \leq 1V$

• L'interface parallèle se compose de 11 lignes :

— Neuf sorties TTL : STROBE et Data 1 à Data 8

— Deux entrées DTR au niveau logique (BUSY) et Acknowledge

0 si  $V_e < 1V$

1 si  $V_e > 1,25V$


### 1. Étude des circuits

— Pour la comptabilité avec le standard RS 232 il a été nécessaire de fabriquer du -12V à partir des tensions existantes du TO7, c'est-à-dire le -5V et le +12V.

Un oscillateur a été réalisé à l'aide d'une porte inverseuse Trigger de Schmitt 74LS14, d'une résistance R1 de 330Ω et d'un condensateur C2 de 100nF.

La porte bascule pour une tension typique sur front montant de 1,6V et possède un hystérésis de 0,8V. La fréquence des oscillations rectangulaires en sortie voisine les 33 kHz typiques.

### Alimentation — 12 V Interface RS 232







Ce signal rectangulaire attaque deux amplificateurs en opposition de phase, fonctionnant en mode saturé/bloqué et dont les sorties en court-circuit basculent entre +12V et -5V.

Le signal obtenu derrière C5 = 4,7μF/25V aura donc l'allure ci-dessous.

### Allure de la tension au point A



### Décodage d'adresse du 6821 RS 232



Le doubleur de tension réalisé par D1, D2 (1N4001) et C5, C6 (22μF/16V) permet d'obtenir une tension négative d'environ 16V qui sera stabilisée à -12V par R9 (100Ω) et Dz (BZX12V).

Le décodage d'adresse est réalisé conformément au schéma ci-après et permet grâce au signal  $\overline{CSE}$  (\$E000-\$EFFF) de sélectionner le PIA de \$E7E0 à \$E7E3.

On remarquera que les liaisons A1 ↔ RS0 et A0 ↔ RS1 permettent d'adresser ce PIA par mots de 16 bits puisque l'on trouve d'abord les 2 registres de direction DDRA, DDRB puis les deux registres de contrôle CRA et CRB.

### 2. Étude du logiciel de gestion

Le contrôleur de communication est un sous-programme du moniteur TO7 accessible à l'adresse \$E812.

Ce logiciel, appelé RSC0\$, travaille selon le même principe que K7CO\$. Il utilise en effet un registre d'état RS.STA (\$602C), et un mot de code RS.OPC d'adresse \$602B, dont la valeur permet de choisir l'une des opérations ci-dessous :

RS.OPC	RS. OPR	%	00000001	Ouverture en lecture/écriture (RS232)
	RS. RDC	%	00000010	Lecture d'un octet
	RS. OPW	%	00000100	Ouverture en écriture seulement (RS232)
	RS. WRC	%	00001000	Écriture un octet
	RS. CLS	%	00010000	Fermeture
RS.STA	RS. CPY	%	00100000	Copie graphique d'écran
	RS. OPP	%	01000000	Ouverture en écriture parallèle
	RS. NRD	%	10000000	Dispositif pas prêt

#### • Mode série

a) En ouverture, RD et CTS (PA0 et PA1 du 6821) sont positionnés à 1. Puis le TO7 teste DTR :

— Si DTR = 1 → le terminal n'est pas prêt

— Si DTR = 0 → le terminal est prêt

L'entrée DTR correspond au bit 6 du PORTA. Si ce bit est à 0 alors C (bit de carry) est mis à 0, sinon c'est mis à 1.



Le programme d'initialisation ci-dessous réalise les opérations ci-dessus après avoir initialisé le PIA.

```

RSINI  LDD    BLOCZ   Bloc de 00
        STD    CRA2   Acces aux DDR

        LDD    #%0000001111111111
                Bit7:TXDATA-INPUT
                Bit6:DTTRMN-INPUT
                Bit5:REQTS-INPUT
                Bit1:CLRTS-OUTPUT
                Bit0:RXDATA-OUTPUT
        STD    PRA2   Ecrit dans PRA2
                et PRB2

        LDD    #%0000010000111100
                CA2:inactif
                CA1:actif sur
                front descendant
                avec IRQ inhibee
                (RTS)
                CB2: OUTPUT a 1
                (STR)
                CB1:actif sur
                front descendant
                avec IRQ inhibee
                (ACKNOWLEDGE)

        STD    CRA2   dans CRA2 et CRB2
        LDA    PRB2   Test de l'existence
                        du controleur: on
                        lit PRB

        COMA    PRB2   On reecrit dedans
        STA    PRB2   son complement
        CMPA    PRB2   Et on verifie la

        BNE     BUSY   reecriture
                        Si non conforme,
                        controleur non
                        present
        COM     PRB2   Si present, on le
                        remet dans son
                        etat initial.

```

```

LDA    #3
STA    PRA2   CLEAR TO SEND :
                masque et
                RXDATA=mark

DTTEST LDA    PRA2   Bit6 de A = DATA
                TERMINAL READY
                Si RS>STA=RSOPP
                A(6) est inverse

        EORA    RS.STA

        ANDA    #%00100000
                On ne conserve
                que le bit 6.

        ADDA    #%11111111
                C=1 si A<>0 (Flag
                de BUSY) et C=0
                si A=0

        RTS

```

b) Pour émettre un octet plusieurs vitesses sont possibles. La vitesse sélectionnée devra être placée dans le registre BAUDS (\$6044) selon le code suivant :

\$ 046A → vitesse de 110 Bauds : Durée 9090 (μs)  
 \$ 019B → vitesse de 300 Bauds : Durée 3333 (μs)  
 \$ 00CA → vitesse de 600 Bauds : Durée 1666 (μs)  
 \$ 0062 → vitesse de 1200 Bauds : Durée 833 (μs)  
 \$ 002E → vitesse de 2400 Bauds : Durée 416 (μs)  
 \$ 0015 → vitesse de 4800 Bauds : Durée 208 (μs)  
 \$ 0007 → vitesse de 9600 Bauds : Durée 104 (μs)

On peut également envoyer 7 ou 8 bits (sans parité) suivant le contenu du registre NOMBRE (\$6046) :

Si NOMBRE :

% 10000000 → 8 bits

% 01000000 → 7 bits

L'octet à transmettre est placé dans l'accumulateur B avant l'appel de la routine :

Le moniteur commence par tester DTR :

— Si DTR = 1 → ERREUR

— Si DTR = 0 → il envoie un START, les 7 ou 8 bits de l'octet puis deux STOPS *sur la ligne RD*

Puis il attend que DTR passe à 0 pour sortir.

c) A la réception d'un octet, les registres BAUDS et NOMBRE doivent être correctement positionnés.

Le moniteur teste alors DTR :

— Si DTR = 1 → ERREUR

— Si DTR = 0 → il teste RTS :

— Si RTS = 0, il positionne CTS à 0 et attend que TD passe à 0, après quoi il attend un 1/2 délai puis teste à nouveau TD :

— Si TD = 1 on recommence à attendre que TD passe à 0.

— Si TD = 0, on a alors bien un bit de START.



Il saisit alors les 7 ou 8 bits à chaque délai. Après avoir saisi le dernier bit, l'octet est placé dans B. CTS est remis à 1, on attend 1/2 délai et on attend que DTR passe à 0 pour sortir.

— Si RTS=1, le périphérique n'a rien à envoyer et on ressort quand DTR passe à 0.

#### • Mode parallèle

a) *En ouverture*, le STROBE est mis à 1, puis le moniteur teste DTR :

— Si DTR = 1 → le terminal n'est pas prêt

— Si DTR = 0 → la ligne est ouverte

b) *Pour émettre un octet*, on teste DTR :

— Si DTR = 1 → ERREUR

— Si DTR = 0 → on envoie l'octet sur le PORTB, puis le STROBE est mis à 0 pendant 8 $\mu$ s avant de revenir à 1. (Action sur CRB2)

Le moniteur attend alors que DTR passe à 1 puis à nouveau à 0 pour sortir. Dans ce mode, l'octet à transmettre est également passé par l'accumulateur B.

#### • Copie graphique d'écran

Dans ce mode, le moniteur envoie en mode parallèle un premier octet contenu dans le registre GRCODE (\$6047) et qui est le code "BEL" — \$07.

Puis sans tester DTR, il envoie les 8000 octets de l'écran à raison d'un caractère toutes les 75 $\mu$ s environ, ce qui permet de recopier l'écran sur imprimante thermique en 6s. environ.

#### • Copie d'écran avec l'imprimante PR 90-080

L'imprimante à impact tape des points par paquets de 8 points verticaux.

Pour recopier l'écran, il faut donc le lire verticalement 8 lignes par lignes sur une largeur d'écran (40 colonnes) puis recommencer avec les 8 lignes suivantes, etc.

C'est ce que permet de faire le programme ci-joint qui illustre parfaitement l'utilisation en assembleur du programme moniteur RSC0\$.

```
#####
$
$ Copie d'un ecran complet sur $
$ l'imprimante PR 90-080 $
$
$ CARRY = 0 Tout est Ok. $
$ CARRY = 1 Erreur, voir RE STA $
$
$ Cinq sauts de ligne sont effectues $
$ a la fin de la copie de facon a $
$ tenir trois copies dans une page $
$ 12 ''. $
$
$ Taille = 145 octets $
$
#####
```

```
4000 STAD EQU $4000
5F40 ENDAC EQU $5F40
E812 RSCD EQU $E812
502B RSDPC EQU $602B
0940 RSDPP EQU $40
2008 RSMRC EQU $08
0010 RCLSL EQU $10
E7C3 PRC EQU $E7C3
002B INTERL EQU $2B
000A LF EQU $0A
000F SI EQU $0F
```

```
$000 ORG $A000
```

```
A000 34 36 SEIK0 PSHS D,X,Y
A002 C6 40 LDR #RSDPP ; Ouverture en //
A004 57 602B STB RSDPC
A007 B0 E812 JSR RSCD
A00A 25 77 BCS SEIK0
A00C B6 E7C3 LDA PRC
A00F BA 01 DRA #1
A011 B7 E7C3 STA PRC Select. non. forme
A014 BE 5F40 LDX #ENDAC
A017 B6 78 LDA #3*INTERL
```



A019 6F 80 SEIK1 CLR ,X+ Raz octets inutil.  
 A01B 4A DECA  
 A01C 26 FB BNE SEIK1  
 A01E C6 0B LDB #RSMWRC  
 A020 F7 602B STB RSDPC Ecrit. sur liaison  
 A023 8D 69 BSR SEIK10 Ecrit 85  
 A02E 25 5C BCS SEIK9  
 A027 8E 4000 LDX #SIAD Debut de l'ecran

A02A 86 28 SEIK2 LDA #40 40 colonnes  
 A02C 34 02 PSMS A Compteur de Col.  
 A02E 34 10 SEIK3 PSMS X Sauv. pointeur  
 A030 86 08 LDA #8 8 bits par octet  
 A032 34 02 PSMS A Compt. gen. decalq

A034 C6 40 SEIK4 LDB #40 Bit dans CY->Stop

A036 A6 E4 SEIK5 LDA ,S Recup comote decal.  
 A038 34 02 PSMS A comot decal 1 oct.  
 A03A A6 84 LDA ,X Recup octet concer

A03C 44 SEIK6 LSRA Le decaler  
 A03D 6A E4 DEC ,S Un decal en moins  
 A03F 26 FB BNE SEIK6 Pas fini?, contin.  
 A041 32 61 LEAS 1,S Resto de S  
 A043 30 88 2B LEAX INTERL,X Descendre 1 ligne  
 A046 56 RORB Recup bit select.  
 A047 24 ED BCC SEIK5 Pas encore fini  
 A049 56 RORB Bit de gauche a 1  
 A04A 8D 42 BSR SEIK10 on a fini,on ecrit  
 A04C 24 04 BCC SEIK7 Caract bien ecrit  
 A04E 32 64 LEAS 4,S On remet dans S  
 A050 20 31 BRA SEIK9 Erreur

A052 30 89 FEED SEIK7 LEAX -7\*INTERL,X X au debut  
 A056 6A E4 DEC ,S Decr compt gen dec  
 A05B 26 DA BNE SEIK4 On continue  
 A05A 32 61 LEAS 1,S Resto de S  
 A05C 35 10 PULS X Recup du debut  
 A05E 30 01 LEAX 1,X Avancer sur octet  
 A060 6A E4 DEC ,S Decr compt colonne  
 A062 26 CA BNE SEIK3 Traiter 8 octets  
 A064 32 61 LEAS 1,S Resto de S  
 A066 C6 0A LDB #LF  
 A068 8D 24 BSR SEIK10 Avancer d'1 ligne  
 A06A 25 17 BCS SEIK9  
 A06C 30 89 00F0 LEAX 6\*INTERL,X

A070 8C 5F40 CNPX #ENDAD Fini ?  
 A073 25 B5 BLD SEIK2 Non  
 A075 CC 070A LDD #74256+LF Cadrage

A078 8D 14 SEIK8 BSR SEIK10  
 A07A 25 07 BCS SEIK9  
 A07C 4A DECA  
 A07D 26 F9 BNE SEIK8 Pas encore fini  
 A07F C6 0F LDB #SI Mode caractere  
 A081 8D 0B BSR SEIK10


A083 34 01 SEIK9 PSMS CC Sauver l'etat CY  
 A085 C6 10 LDB #RSCLS  
 A087 F7 602B STB RSDPC  
 A08A 8D 02 BSR SEIK10 On ferme  
 A08C 35 B7 PULS CC,D,X,Y,PC Retour

A08E 7E E812 SEIK10 JNP RSCC

A091 39 RTE

9000 END

00000 Total Errors





## 4.2 L'interface MUSIQUE et JEUX

Cette interface qui utilise un PIA 6821 est logée aux adresses suivantes :

&H E7CC pour le PORTA (et le DDRA)

&H E7CD pour le PORTB (et le DDRB)

&H E7CE pour le CRA

&H E7CF pour le CRB


Cette interface a un double rôle :

1. Gérer les deux manettes de jeux (JOYSTICKS) branchées sur les connecteurs 6 broches dont le schéma est donné ci-dessous :

### Connexion aux manettes

MANETTE MANETTE

0 1  
 PA0 — AVANT — PA4  
 PA1 — ARRIÈRE — PA5  
 PA2 — GAUCHE — PA6  
 PA3 — DROITE — PA7  
 PB6 — BOUTON — PB7  
 CA1 — BOUTON — CA2



1 — MASSE  
 2 — AVANT  
 3 — ARRIÈRE  
 4 — GAUCHE  
 5 — BOUTON  
 6 — DROITE

Liaisons au PIA

Brochage Prise

C'est le rôle du PORTA et des bits B<sub>6</sub> et B<sub>7</sub>, tous programmés en entrées, que de permettre cette gestion, ainsi que des deux entrées d'interruption CA<sub>1</sub> et CA<sub>2</sub>.

2. Synthétiser des sons à l'aide d'un convertisseur numérique/analogique (CNA) réalisé avec les 6 bits restants du PORTB, de B<sub>0</sub> à B<sub>5</sub>, programmés en sorties et bufferisés, et d'un circuit de conversion du type R/2R dont la sortie filtrée est reliée à la ligne SON du connecteur standard.

Le niveau de tension maximum sur cette sortie est de 450 mV.


**Attention :** A la mise sous tension les deux PORTS du PIA sont programmés en ENTRÉES, il faut donc commencer tout programme par l'initialisation en SORTIE des bits B<sub>0</sub> à B<sub>5</sub> du PORTB.

Soit par exemple en assembleur :

```
CLR $E7CF Mise à 0 du CRB2 → DDRB
LDD # $3F04
STA $E7CD B0 à B5 en SORTIES
STA $E7CD Mise à 1 du CRB2 → PORTB
```

116

## CNA



### 1. Principe de fonctionnement des manettes

A l'intérieur de chaque manette sont placés 4 interrupteurs de position, plus 1 interrupteur de commande.

Au repos tous ces interrupteurs sont ouverts et les entrées sont donc au "1" logique.

Si un interrupteur est actionné, il se ferme et l'entrée correspondante passe alors au "0" logique, car l'interrupteur est relié à la masse (borne 1).


Les 4 bits d'une manette (par exemple la manette 0) fournissent donc les codes suivants :

BASIC	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>	POSITION
0	1	1	1	1	REPOS
1	1	1	1	0	AVANT
5	1	1	0	1	ARRIÈRE
3	0	1	1	1	DROITE
7	1	0	1	1	GAUCHE
2	0	1	1	0	AVANT & DROITE
8	1	0	1	0	AVANT & GAUCHE
4	0	1	0	1	ARRIÈRE & DROITE
6	1	0	0	1	ARRIÈRE & GAUCHE



Pour le BASIC, les positions de la manette sont codées de 0 à 8, 0 correspond à l'état neutre (repos), les valeurs de 1 à 8 correspondent aux positions NORD, NORD-EST, EST, etc. c'est-à-dire à la rotation dans le sens horaire (voir fig. 3).

## Code BASIC d'une manette jeu



De la même façon, si l'interrupteur de commande de la manette 0 n'est pas actionné alors l'entrée bit 6 du PORTB est à 1, sinon ce bit passe à 0.

Le programme moniteur JOYSS implanté en &HE827 a pour objet de fournir (par l'accumulateur B) le code BASIC de la position de la manette dont le numéro lui aura été passé (par l'accumulateur A), ainsi que l'état du bouton de commande (par le bit de CARRY du CCR).

Le bouton de commande est codé comme suit :

Si C = 0 → la gachette est au repos.

Si C = 1 → la gachette est enfoncée.

On peut éventuellement faire fonctionner la gachette en mode interruption puisque B6 et CA1 d'une part et, B7 et CA2, d'autre part sont reliés.


Dans ce cas le logiciel doit être créé par l'utilisateur.

## 2. Principe de fonctionnement du convertisseur

### Calcul de l'influence d'un bit

Supposons que seul le bit B5 soit à 1, et appelons  $V_M$  la tension en sortie du buffer correspondant.

Dans ce cas le schéma équivalent du convertisseur est le suivant :



Dans ce cas la tension sur la sortie SON n'est que de 0,045.  $V_M$ . On peut calculer de la même façon la tension en sortie si seul le bit B4 est à "1" →  $SON = 0,023 \cdot V_M$  soit la moitié de la tension créée par B5.

On voit donc que la tension sur la sortie SON est proportionnelle au poids du BIT à "1".

Si plusieurs BIT sont à "1" simultanément, la tension SON sera égale à la somme des tensions propres à chaque bit. Exemple, si B5 et B4 sont seuls à 1, la tension SON vaudra  $(0,045 + 0,023) \cdot V_M = 0,068 \cdot V_M$ .


La tension maximum en sortie sera donc d'environ 0,09  $V_M$  soit 450mV puisque  $V_M$  est au maximum égale à 5 Volts.

### Méthode de synthèse d'un son

#### a) Échantillonnage


Soit le son pur sinusoïdal ci-dessous :

#### Signal réel



Échantillonner ce signal consiste à mesurer des "échantillons" de tension à des intervalles de temps égaux (période d'échantillonnage). Si l'on échantillonne avec une période  $T_e = T/12$  le signal échantillonné est alors le suivant :

#### Signal échantillonné






### b) Échantillonnage-blocage

Si on maintient la valeur de la tension échantillonnée entre deux prises d'échantillon, on bloque l'échantillon, et le signal correspondant a alors l'allure suivante :

### Signal échantillonné biqué



### c) Synthèse

Si l'on veut "fabriquer" un signal approché du signal réel de la figure 5, il suffit de ranger dans une table binaire (6 bits dans le cas présent) des mots dont la valeur est proportionnelle aux échantillons.

Puis avec une fréquence  $f_e = 1/T_e$ , on envoie ces mots binaires dans le convertisseur N/A qui fabrique alors une tension SON proportionnelle aux échantillons successifs.

Entre deux échantillons, le précédent est maintenu en sortie et même légèrement intégré.


On reconstituera d'autant mieux un son que le nombre d'échantillons sera grand.

On peut faire varier la fréquence d'un son en augmentant ou en diminuant l'intervalle de temps séparant deux échantillons.

### Logiciel de synthèse

Le logiciel de synthèse d'un son suivra l'ordinogramme ci-dessous.

### SYNTHÈSE D'UN SON





La partie de calcul peut éventuellement être réalisée en BASIC (voir programme ci-joint), mais pour plus de souplesse il est conseillé de réaliser la partie de synthèse proprement dite en assembleur (voir programme ci-joint).

```

10 * *****
20 * *
30 * * PROGRAMME DE SYNTHESE *
40 * * SONORE *
50 * *
60 * *****
70 *
80 *
90 *
100 '-----INITIALISATION-----
110 '
120 SCREEN2,4,4:CONSOLE0,24:CLS
122 LOCATE0,0,0:PRINT** SYNTHESE D'UN
SON SINUSOIDAL **
130 CLEAR,&H9FFF
140 DIM ECH(255)
150 '
160 '-----INIT. DU PIA-----
170 '
180 POKE &HE7CF,0 'Acces a DDRB
190 POKE &HE7CD,&H3F 'B0 a B5 en SORTIE
200 POKE &HE7CF,&H04 'Acces au PORTB
210 '
220 '-----ROUTINE ASSEMBLEUR-----
230 '
240 FOR I=0 TO 57
250 READ D
260 POKE &HA000+I,D
270 NEXT I
280 '
290 DATA &H34,&H7E
300 DATA &H1A,&H10
310 DATA &HFC,&HA0,&H52
320 DATA &HF3,&HA0,&H54
330 DATA &HFD,&HA0,&H56
340 DATA &HBE,&HA0,&H52
350 DATA &HF6,&HA0,&H51
360 DATA &H30,&H85
370 DATA &HA6,&H84
380 DATA &HB7,&HE7,&HCD
390 DATA &HB6,&HA0,&H50
400 DATA &H4A
410 DATA &H26,&HFD
420 DATA &HBC,&HA0,&H56

```

```

430 DATA &H2D,&HEE
440 DATA &H1F,&H10
450 DATA &HB3,&HA0,&H54
460 DATA &H1F,&H01
470 DATA &H7F,&HE7,&HC9
480 DATA &HB6,&HE7,&HC8
490 DATA &HB1,&HFF
500 DATA &H24,&HDA
510 DATA &H1C,&HEF
520 DATA &H35,&HFE
530 '
540 '-----CALCUL DES ECHANTILLONS---
550 '
560 CONSOLE15,24:CLS:LOCATE0,15,0
570 INPUT"NB D'ECHANTILLONS (255 MAX) :
",NE
580 INPUT"TEMPORISATION (de 0 a 255) : "
,TE
590 INPUT "PAS DE PRELEVEMENT : ",PAS
600 PRINT:PRINT:COLOR1:ATTRB1,1:PRINT"SI
LENCE, JE CALCULE":COLOR2:ATTRB0,0
610 POKE &HA050,TE 'Duree de Tempo
620 POKE &HA051,PAS 'Pas d'echantill
630 POKE &HA052,&HB0 'Debut de la tabl
640 POKE &HA053,&H00 'd'echantillonnage
650 POKE &HA054,NE @ 256 'Nombre
660 POKE &HA055,NE MOD 256 'd'echant
670 CONSOLE2,12:CLS:LOCATE0,2,0
680 LINE(0,16)-(0,100),6
690 LINE(0,100)-(320,100),6
692 LOCATE1,2:PRINT"Vs":LOCATE39,11:PRIN
T"t";
700 W=6.28
710 FOR I=0 TO NE-1
720 ECH(I)=31+31*SIN(W*I/NE)
730 POKE &HB000+I,ECH(I)
740 NEXT I
750 FOR I=0 TO NE-1 STEP PAS
760 FOR J=0 TO PAS-1
770 PSET(I+J,100-ECH(I))
780 NEXT J,I
790 '
800 '-----SYNTHESE D'UN SON-----
810 '
820 EXEC &HA000
830 FORN=1 TO 100:NEXTN
840 GOTO 560
850 END

```



```

#####
ROUTINE D'ENVOI DES ECHANTILLONS
#####
DANS LE PORTE DU PIA
#####
ENTREES :
#####
%A050 = Duree de la temporisation
%A051 = Pas d'echantillonnage
%A052 = Debut de la table
%A054 = Nombre d'echantillons
#####
SORTIES :
#####
%A056 = Fin de la table
#####
PORTB en $E7CD
#####
CLAVIER en $E7C8 et $E7C9
#####
#####

```

```

E7CD PORTB EQU $E7CD
E7C8 PORTA1 EQU $E7C8
E7C9 PORTB1 EQU $E7C9

```

```

A000 DRG $A000

A000 34 7E PSHS U,Y,X,DF,B,A
A002 1A 10 DRCC #10
A004 FC A052 LOD $A052
A007 F3 A054 ADD $A054
A00A FD A056 STD $A056
A00D BE A052 LDX $A052
A010 F6 A051 BOUC? LDB $A051

A013 30 85 BOUC1 LEAX B,X
A015 A6 B4 LDA ,Y
A017 B7 E7CD STA PORTB2
A01A B6 A050 LDA $A050

```

```

A01D 4A BOUC2 DECA
A01E 26 FD BNE BOUC2
A020 BC A056 CMPX $A056
A023 2D EE BLT BOUC1
A025 1F 10 TFR X,D

A027 B3 A054 SUBD $A054
A02A 7F E7C9 CLR PORTB1
A02D B6 E7C8 LDA PORTA1 CLAVIER
A030 81 FF CMPA #FF
A032 24 DC BHS BOUC2
A034 1C EF ANDCC #EF
A036 3E FE PULS A,B,DF,X,Y,U,PC

0000 END

```

00000 Total Errors

C'est ce programme assembleur qui est rentré en \$A000 à l'aide de l'instruction POKE &HA000 + I, D et appelé ensuite par EXEC &HA000.

Pour générer d'autres types de sons il suffit de changer ligne 720 la formule de calcul des échantillons.

### 4.3 Le MODEM

L'extension TELETEL (\$E7E8, \$E7FF) contient un MODEM et un interface de raccordement direct à la ligne conformes aux normes (PTT et V23) appliquées pour le terminal annuaire et le terminal VEL17Y.

#### Modem pour TO7

Ce modem s'interface d'un côté au bus interne du micro-ordinateur et de l'autre à la ligne du réseau téléphonique commuté.

Il transmet les informations binaires provenant du terminal en mode synchrone et fonctionne en modulation par déplacement de fréquence.

Selon l'application, la transmission s'effectue :

- en 75/1200 bits/s duplex intégral dans le cas d'une liaison avec une banque de données ;
- en 1200/1200 bits/s alternat pour liaison entre ordinateurs.

Ce modem est conforme aux recommandations de l'avis V23 du CCITT.



	Fonctionnement 75/1200	Fonctionnement 1200
Débit d'information	1200 bits/s rec 75 bits/s em	1200 bits/s
Rapidité de modulation	1200 bauds rec/ 75 bauds em	1200 bauds
Mode de transmission	asynchrone	asynchrone
Type de modulation	déplacement de fréquence	déplacement de fréquence alternat
Procédure de transmission	duplex intégral	
Liaison à la voie de transmission :		
• Support de transmission	RC	RC
• Impédance aux accès	600Ω symétrique	600Ω symétrique
• Niveau émission	-2 et -10 dBm	-2 et -10 dBm
• Niveau réception	0 à -43 dBm	0 à -43 dBm
• Régulation du courant continu de ligne	automatique	automatique
Alimentation	-5V ± 12V	+5V / ± 12V
Consommation	< 1,5W	< 1,5W
Température fonctionne- ment	5 °C à + 45 °C	5° C à + 45 °C
Température stockage	-40 °C à + 70 °C	-40 °C à + 70 °C
Humidité relative	≤ 80 %	≤ 80 %
Dimensions :		
H × L × P(mm)	70 × 70 × 50	70 × 70 × 50

Elle permet la consultation des banques de données en se branchant simplement sur la prise téléphone, et en utilisant la ROM contenant le logiciel de gestion de l'extension.

Le fonctionnement à 1200 bauds en half duplex permet la communication entre deux TO7 via la ligne PTT commutée ou entre un TO7 et un ordinateur ayant son propre protocole à condition de développer le logiciel de gestion approprié.

Ce modem contient un relais qui permet de basculer la ligne entre le poste et le TO7 ainsi qu'un circuit d'interface asynchrone ACIA 6850 de Motorola.

## 5. Le moniteur

### 5.1 Map Mémoire du T9000 et du TO7 Modèle 1

#### Map Mémoire du TO7 modèle 1

##### ADRESSE (HEX)

0000-3FFF	CARTOUCHE ROM ENFICHABLE 16K
4000-5FFF	MEMOIRE D'ECRAN 8K
6000-60FF	PAGE 0
6100-7FFF	MEMOIRE UTILISATEUR 8K
8000-BFFF	EXTENSION MEMOIRE 16 K
C000-DFFF	8K LIBRE
E000-E7BF	1,9K POUR FLOPPY
E7C0-E7C7	PIA 6846 SYSTEME
E7C8-E7CB	PIA 6821 SYSTEME
E7CC-E7CF	PIA 6821 EXTENSION JEU
E7D0-E7DF	CONTROLEUR DE MINI-FLOPPY
E7E0-E7E3	PIA 6821 RS-232 ET INTERFACE PARALLELE
E7E4-E7FF	TELETEL
E800-FFFF	MONITEUR SYSTEME 6K

REVISION : 03/01/83

#### Map mémoire du TO7 modèle 2

##### ADRESSE (HEX)

0000-3FFF	CARTOUCHE ROM ENFICHABLE 16K
4000-5FFF	MEMOIRE D'ECRAN 8K
6000-60FF	PAGE 0
6100-9FFF	MEMOIRE UTILISATEUR 16K
A000-DFFF	EXTENSION MEMOIRE 16K PAGINABLE
E000-E7BF	1,9K POUR FLOPPY
E7C0-E7C7	PIA 6846 SYSTEME
E7C8-E7CB	PIA 6821 SYSTEME
E7CC-E7CF	PIA 6821 EXTENSION JEU
E7D0-E7DF	CONTROLEUR DE MINI-FLOPPY
E7E0-E7E3	PIA 6821 RS-232 ET INTERFACE PARALLELE
E7E4-E7FF	LOGIC GATE ARRAY
E7E8-E7FF	TELETEL 6850 ACIA
E800-FFFF	MONITEUR SYSTEME 6K

REVISION : 15/07/83



## 5.2 Page zéro du moniteur système du T9000

Adresse	Identificateur	Commentaires
\$6000	TERMIN,25	Table des terminateurs de lignes
\$6019	STATUS,1	BIT5 = SEMIGRAPH, BIT6 = ROLLUP RAPIDE, BIT7 = INTERRUPT TIMER USER, BIT3 = CU.USER, BIT2 = CURSEUR, BIT1 = INCREMENT CLAVIER, BIT0 = TOUCHE DEJA LUE
\$601A	TABP,1	Forme avec RANG un pointeur courant de 16 bits dans la table des terminateurs de lignes
\$601B	RANG,1	
\$601C	TOPTAB,1	Forme avec TOPRAN un pointeur de 16 bits sur le sommet logique de la table des terminateurs
\$601D	TOPRAN,1	1 <sup>re</sup> rangée de la fenêtre
\$601E	BOTTAB,1	Forme avec BOTRAN un pointeur de 16 bits sur la fin logique de la table des terminateurs
\$601F	BOTRAN,1	Dernière rangée de la fenêtre
\$6020	COLN,1	
\$6021	IRQTP,2	Pointeur IRQ utilisateur
\$6023	FIRQTP,2	Pointeur FIRQ utilisateur
\$6025	CCIPT,2	Pointeur INTERRUPT sur CCI
\$6027	TIMEPT,2	Pointeur INTERRUPT TIMER UTILISATEUR
\$6029	K7.OPC,1	Mot de code de l'opération cassette désirée
\$602A	K7.STA,1	Status courant du contrôleur cassette
\$602B	RS.OPC,1	Mot de code pour la liaison RS-232
\$602C	RS.STA,1	Status courant de la liaison RS-232
\$602D	USERAF,2	Pointeur sur le générateur de caractère usager
\$602F	SWI,2	Pointeur SWI
\$6031	TEMPO,2	Tempo général de l'interpréteur musical
\$6033	DUREE,2	Durée
\$6035	TIMBRE,1	Timbre
\$6036	OCTAVE,2	Octave
\$6038	FORME,1	Couleur du PLOT et du DRAW (- 8 à + 7)
\$6039	ATRANG,1	BIT7 = SCRFUL, BIT2 = LARGEUR, BIT1 = HAUTEUR
\$603A	ATRSCR,1	BIT7 = FOND, BIT6 = FORME, BIT2 = LARGEUR, BIT1 = HAUTEUR
\$603B	COLOUR,1	X.X.B.V.R.B.V.R
\$603C	TELETL,1	Flag de mode Teletel et PR.STA, BIT7 = MODE PAGE, BIT6 = ECHO
\$603D	PLOTX,2	Dernier plot
\$603F	PLOTY,2	Dernier plot
\$6041	CHDRAW,1	Caractères ASCII utilisés pour PSET, LINE et BOX "CH"
\$6042	CURSFL,1	Flag de mouvement curseur indiquant que l'on ne pose pas de liens de ligne dans la table des terminateurs
\$6043	COPCHR,1	Flag indiquant que BACKSPACE et HORIZONTAL TABULATION copient le caractère courant
\$6044	BAUDS,2	Paramètre de vitesse de la liaison RS232
\$6046	NOMBRE,1	Nombre de bits de transmission RS232 : 1 ou 2
\$6047	GRCODE,1	Code déclenchant le mode graphique de l'imprimante

\$6048	DK.OPC,1	MOT DE COMMANDE : code instruction utilisé par DKCONT pour appeler une commande paramétrée par les registres qui suivent
\$6049	DK.DRV,1	N° du disque sélectionné
\$604A	DK.TRK,2	N° de piste
\$604C	DK.SEC,1	N° de secteur
\$604D	DK.NUM,1	Nombre de secteurs en accès multiple
\$604E	DK.STA,1	MOT D'ETAT : contient le code d'erreur signalé par C = 1 en sortie de DKCONT
\$604F	DK.BUF,2	I/O BUFFER POINTER

### REGISTRES COURANTS DE PISTE

\$6051	TRACK0,2	Position courante de la tête sur le drive 0
\$6053	TRACK1,2	Position courante de la tête sur le drive 1
\$6055	TRACK2,2	Position courante de la tête sur le drive 2
\$6057	TRACK3,2	Position courante de la tête sur le drive 3

### AUTRES REGISTRES

\$6059	SEQUE,1	0 = NORAML, 2 = ESCAPE, 4 = UNSEP, 6 = DEVCO2, 8 = DEVCO3
\$605A	SCRIPT,2	Pointeur d'écran
\$605C	SAVCOL,1	Double de COLOUR
\$605D	ASCII,1	Dernier caractère
\$605E	KEY,1	Touche clavier
\$605F	CMPTKB,1	REPEATS du clavier
\$6060	STADR,2	1 <sup>er</sup> octet définissant l'origine de la fenêtre
\$6062	ENDDR,2	Dernier octet définissant la fin de la fenêtre
\$6064	TCSAV,1	Sauvegarde de l'ETAT courant du timer
\$6065	TCTSAV,2	Sauvegarde du COMPTE courant du timer
\$6067	BAUD,1	Paramètre de vitesse de transmission cassette
\$6068	SAVTR,2	Sauvegarde des attributs courants d'écran
\$606A	USI,1	1 <sup>er</sup> caractère des séquences UNIT SEPARATOR
\$606B	COMPT,1	Compteur de caractères répétés
\$606C	TEMP,2	Registre temporaire
\$606E	SAVEST,2	Registre de sauvegarde de S
\$6070	ACCENT,1	FLAG ACCENT 2 = affich. accent ; 1 = saut des 2 octets ; 3 = cédille

Adresse	Identificateur	Commentaires
\$6071	SS2GET,1	
\$6072	SS3GET,1	
\$6073	ABCMPT,2	Compteur de la touche STOP pour avorter une lecture cassette
\$6075	EFCMPT,1	Flag de clignotement curseur
\$6076	BLOCZ,2	Bloc de deux 0 pour initialiser les registres 16 bits
\$6078	SCROLS,1	Flag de "smooth scroll"
\$6079	CHX1,2	Table des choix effectués au "menu" : 1 <sup>er</sup> choix
\$607B	CHRX2,2	Table des choix effectués au "menu" : 2 <sup>e</sup> choix
\$607D	CHRX3,2	Table des choix effectués au "menu" : 3 <sup>e</sup> choix
\$607F	RUNFLG,1	Flag indiquant une entrée en mode "RUN"



\$6080	DKFLG,1	Flag indiquant la présence du contrôleur de disque
\$6081	STKEND,80	Profondeur de la pile système
\$60D0	STACK,*-1	Sommet de la pile
\$60D1	APPLIC,1	Checksum de l'application en cours
\$60D2	DECALG,1	Décalage du light-pen
\$60D3	LPBUFF,16	Buffer de saisie du light-pen
\$60E3	NBPST,1	Nombre de pistes par face disque
\$60E4	CPTSTCT,1	Compteur de secteurs
\$60E5	DTAB1,3	Zone de travail
\$60E8	FTAB1,1	Fin de zone de travail DTAB1
\$60E9	TAB2,2	ADDRESS MARK CLOCKS \$F5 \$FE
\$60EB	DTAB2,12	Zone de travail
\$60F7	FTAB2,0	Fin de zone de travail DTAB2

## 5.3 Les adresses d'entrée-sortie

### Adresses de l'écran

STAD	EQU	\$4000
ENDAD	EQU	STAD + \$1F40
CURSOR	EQU	STAD + \$118 ORIGINE DE LA PREMIERE RANGEE
TELCUR	EQU	STAD + \$258 ORIGINE DE LA DEUXIEME RANGEE
ORGROL	EQU	STAD + \$140 ORIGINE DU ROLLUP
ORGBL	EQU	STAD + \$280 ORIGINE DU ROLLUP DOUBLE HAUTEUR
DERCUR	EQU	STAD + \$F18 CURSEUR SUR LA DERNIERE LIGNE
DIRECT	EQU	\$60 ADRESSE DE LA PAOE 0
SETDP		DIRECT
INTERL	EQU	\$28 SAUT INTERLIGNE

### Adresses d'entrée/sorties

6846	CSR	EQU	\$E7C0	COMPOSITE STATUS REGISTER
	CRC	EQU	CSR + 1	REGISTRE DE CONTRÔLE DU PORT C
				CC1 (input) est libre (IRQ externe sur T9000)
				CC2 (output) son
				CT0 (output) Ecriture sur la K7
	DDRC	EQU	CSR + 2	REGISTRE DE DIRECTION DU PORT C
	PRC	EQU	CSR + 3	REGISTRE DE DONNEES DU PORT C
				P0 (output) Forme
				P1 (input) Interrupteur crayon optique
				P2 (output) 1/2 teinte du tour : 0 = pastel, 1 = satire. Sur le T9000, c'était la commande de page couleur (desactivée)
				P3 (output) 1 ed clavier
				P4 (output) Rouge tour
				P5 (output) Vert tour
				P6 (output) Bleu tour
				P7 (input) Lecture K7
	TCR	EQU	CSR + 5	TIMER CONTROL REGISTER
	TMSB	EQU	CSR + 6	TIMER M.S.B.
	TLSB	EQU	CSR + 7	TIMER L.S.B.

### Modifications TO7 Modèle 1

Adresse	Identificateur	Commentaires
\$6019	STATUS,1	BIT3 = Flag interrupt clavier BIT1 supprimé sur le TO7
\$6025	NMIPT,Z	Pointeur NM1 utilisateur
\$6067	LATCLV,1	Latence clavier programmable
\$6073	BUZZ,1	Flag de buzzer : 0 = ON 1 = OFF
\$60D2	DECALG,1	Décalage du light-pen : Il fonctionne en octets sur le T9000 et en points sur le TO7 modèle 1
\$60D3	LPBUFF,24	Buffer de saisie du light-pen : 24 octets sur le TO7 modèle 1 au lieu de 16 sur le T9000
\$60FE	TSTRST,2	Test du Reset

### Modifications TO7 Modèle 2 (TO7-70)

Adresse	Identificateur	Commentaires
\$6038	FORME,1	Couleur du PLOT et du DRAW, [-8,7] normal [8,15] pastel
\$603B	COLOUR,1	1/2 teinte fond. 1/2 teinte forme. B.V.R.B.V.R.
\$6081	STKEND,76	Profondeur de la pile système
\$60CD	PTCLAV,2	Pointeur décodage clavier
\$60CF	PTONE,2	Pointeur générateur de caractère



## 6821 SYSTEME

PRA	EQU	\$E7C8	REGISTRE DE DONNEES DU PORT A PA0-7 (input) Lecture matrice clavier
PRB	EQU	PRA + 1	REGISTRE DE DONNEES DU PORT B PB0-7 (output) Ecriture matrice clavier
CRA	EQU	PRA + 2	REGISTRE DE CONTROLE DU PORT A CA1 (input) Lecture de INITFRAME CA2 (output) Commande moteur K7
CRB	EQU	PRA + 3	REGISTRE DE CONTROLE DU PORT B CB1 (output) Commande de OUTPUT ENABLE sur T9000 et TO7 modele 1, commande d'incrutation sur modele 2 : 0 = mode incruste, 1 = mode normal (positionné à 1 par défaut comme pour OUTPUT ENABLE).

## 6821 RS-232 ET INTERFACE PARALLELE CENTRONICS

PRA2	EQU	\$E7E0	REGISTRE DE DONNEES PORT A2 PA0 (output) Receive data PA1 (output) Clear to send PA5 (input) Request to send PA6 (input) Data terminal ready PA7 (input) Transmit data
PRB2	EQU	PRA2 + 1	REGISTRE DE DONNEES PORT B2 PB0-7 (output) Données paralleles
TES.SRC			
CRA2	EQU	PRA2 + 2	REGISTRE DE CONTROLE PORT A2 CA1 (input) Request to send
CRB2	EQU	PRA2 + 3	REGISTRE DE CONTROLE PORT B2 CB1 (input) Acknowledge CB2 (output) Strobe

## Modifications TO7 Modèle 1

## Circuit 6846 :

\$E7C1	CRC	Registre de contrôle du PORT C : CC1 (input) est libre (IRQ sur le T9000)
--------	-----	--

## Modifications TO7 Modèle 2 (TO7-70)

## Circuit 6821 système

\$E7CB	CRB	Registre de contrôle du PORT B : CB1 (output) : — commande OUTPUT ENABLE sur T9000 et TO7 modèle 1 — commande d'incrutation sur modèle 2 : 0 mode incrusté 1 mode normal positionné à 1 par défaut comme pour OUTPUT ENABLE
\$E7C9	PRB	PB0 PB1 Adressage codé de la matrice clavier PB2 PB3 CS de la banque RAM 16K n° 0 PB4 CS de la banque RAM 16K n° 1 PB5 PB6 CS codé des banques de RAM 16K de l'extension PB7 mémoire 64K.

## 6821 JEUX

PRA1	EQU	\$E7CC	REGISTRE DONNEES PORT A1 PA0-7 (input) Lecture directions joysticks : 0 Nord0, 1 Sud0, 2 West00, 3 Est00, 4 Nord1, 5 Sud1, 6 West1, 7 Est1
PRB1	EQU	PRA1 + 1	REGISTRE DONNEES PORT B1 PB0-5 (input) Convertisseur digital/analogique sur 6 bits PB6 (input) Action joystick 0 PB7 (input) Action joystick 1
CRA1	EQU	PRA1 + 2	REGISTRE DE CONTROLE PORT A1 CA1 (input) Action joystick 0
CRB1	EQU	PRA1 + 3	REGISTRE DE CONTROLE PORT B1 CB1 (input) Action joystick 1



## 5.4 Les paramètres

### Paramètres musicanx

	P \$30	Mib	RE # \$34		SO \$38	DOb SI	\$3C
	DO \$31		M1 \$35	Lab	SO # \$39	UT	\$3D
REb	DO # \$32		FA \$36		LA \$3A		
	RE \$33	SOB	FA # \$37	S1b	LA # \$3B		

### Paramètres minicassette à 900 Bands

MOTEMP	EQU	33333	TEMPO POUR LANCER LA BANDE : 33333*30 = 1 SECONDE
VALO	EQU	6	(16-6)/2 = 5
VALI	EQU	2	(16-2)/2 = 7
TEMP0	EQU	110	FREQUENCE DU "0" A 5 PULSES DE 4500 Hz
TEMP1	EQU	78	FREQUENCE DU "1" A 7 PULSES DE 6300 Hz
BAUCAS	EQU	27	Vitesse de transmission lecture cassette (figée sur le
BAUWT	EQU	142	Paramètre d'attente du dernier bit. TO7 modèle 1 alors qu'elle est pro- grammable sur le T9000
K7.OPR	EQU	%00000001	OPEN EN LECTURE
K7.RDC	EQU	%00000010	LIRE UN OCTET
K7.OPW	EQU	%00000100	OPEN POUR ECRIRE
K7.WRT	EQU	%00001000	ECRIRE UN OCTET
K7.CLS	EQU	%00010000	CLOSE
K7.ABT	EQU	%01000000	CASSETTE READ ABORT
K7.NRD	EQU	%10000000	DEVICE NOT READY
MOTON	EQU	%1111011	MOTOR ON
MOTOFF	EQU	%0000100	MOTOR OFF

### Paramètres liaison RS-232

RS.OPR	EQU	%00000001	OPEN EN READ/WRITE (RS-232)
RS.RDC	EQU	%00000010	LIRE UN OCTET
RS.OPW	EQU	%00000100	OPEN EN WRITE ONLY (RS-232)
RS.WRC	EQU	%00001000	ECRIRE UN OCTET
RS.CLS	EQU	%00010000	CLOSE
RS.CPY	EQU	%00100000	SCREEN GRAPHIC COPY (CENTRONICS)
RS.OPP	EQU	%01000000	OPEN EN WRITE PARALLELE (CENTRONICS)
RS.NRD	EQU	%10000000	DEVICE NOT READY

TXDATA	EQU	%10000000	TRANSMIT DATA (input) : mark = 1, start → 0, positif
DTTRMN	EQU	%01000000	DATA TERMINAL READY (input) : ready = 0, Busy = 1
REQTS	EQU	%00100000	REQUEST TO SEND (input) : request = 0
CLRTS	EQU	%00000010	CLEAR TO SEND (output) : clear = 0
RXDATA	EQU	%00000001	RECEIVE DATA (output) : mark = 1, start = 0, positif



## 6. Les trucs du TO7

### 6.1 Précautions à prendre sur la première version du moniteur

#### Version T9000 :

Les bugs répertoriés sur la première version du moniteur sont les suivants :

- 1 — Le DRAW xy en horizontal détruit le registre U
- 2 — Avant de faire Form Feed, il faut au paravant avoir effacé le curseur (envoyer le caractère DC4).
- 3 — Après écriture de certains caractères spéciaux, le curseur ne s'efface pas.
- 4 — Ne pas faire VT en première ligne de fenêtre en mode page.
- 5 — Le DRAW xy d'un vecteur horizontal en mode "caractère" détruit la mémoire après \$8000.
- 6 — Pour régler le light-pen en cours de développement, il faut faire un Patch en 60D2 et mettre la valeur 01 au lieu de 02.

### 6.2 Autotest 1

Un programme a été conçu, qui permet de vérifier le bon fonctionnement des circuits du TO7 et de son lecteur-enregistreur de programmes.

Ce programme AUTOTEST1 est constitué d'une cartouche Mémo7 et d'une bande étalon.

Les messages d'erreurs ou d'instructions peuvent être affichés au choix dans l'une des 4 langues suivantes :

Français — Anglais — Allemand — Espagnol

Neuf tests sont proposés :

- Le test n° 0 où tous les tests se déroulent les uns après les autres
- Le test n° 1 où les tests 2, 3, 4, et 8 se déroulent en continu
- Le test n° 2 des ROM
- Le test n° 3 des RAM
- Le test n° 4 des couleurs
- Le test n° 5 du clavier
- Le test n° 6 du crayon optique
- Le test n° 7 du magnétoscope
- Le test n° 8 des straps

## 6.3 Le son

\* La combinaison des programmes de gestion du générateur de son et de la recopie d'écran sur l'imprimante en mode graphique permet de synthétiser des sons tout en les visualisant sur l'écran et en recopiant leur équation et leur courbe sur papier. C'est ce que fait le programme ci-après :


```
100 SCPEEND.4.4:CONSOLE0.24:CLS
110 LOCATE0,0,0:PRINT* ?? SYNTHESE D'UN SON ??
140 CLEAR,SHFFFF
150 DIM ECH(100)
160 '
170 '-----INIT. DU PIA-----
180 '
190 POKE $HE7CF,0 'Acces a DDRB
200 POKE $HE7CD,$H2F 'B0 a B5 en SORTIE
210 POKE $HE7CF,$H04 'Acces au PORTB
220 '
230 '-----ROUTINE ASSEMBLEUP-----
240 '
250 FOR I=0 TO 57
260 READ I
270 POKE $HA000+I,0
280 NEXT I
290 '
300 DATA $H24,$H7E
310 DATA $H1A,$H10
320 DATA $HFC,$HAC,$HEE
330 DATA $HFB,$HAA,$HE4
340 DATA $HFD,$HAC,$H54
350 DATA $HBE,$HAA,$H52
360 DATA $HFE,$HAC,$HE1
370 DATA $H70,$H25
380 DATA $H46,$H94
390 DATA $HB7,$HE7,$HCC
400 DATA $HB3,$HAC,$H5C
410 DATA $H4A
420 DATA $H26,$H5F
430 DATA $HBC,$HAA,$H56
440 DATA $H20,$HEE
450 DATA $H1F,$H10
460 DATA $HB3,$HAC,$H54
470 DATA $H1F,$H01
480 DATA $H7F,$HE7,$HCF
490 DATA $HB6,$HE7,$HCE
500 DATA $HB1,$HFF
510 DATA $H24,$HDA
520 DATA $H1C,$HEF
```



```


550 DATA SHS,SHFE
540 '
550 '-----CALCUL DES ECHANTILLONS-----
560 '
565 RESTORE 1000
566 READ X,X#
570 CONSOLE:15,24:CLS:LOCATE0,15,0
575 IF X#="FIN" THEN PRINT"IL N'Y EN A PLUS "":END
580 INPUT"NOMBRE D'ECHANTILLONS (800 MAX) : ",NE
590 INPUT"TEMPORISATION (de 0 à 255) : ",TE
600 INPUT"PAS DE PRELEVEMENT : ",PAS
610 PRINT:PRINT:COLOR1:ATTRBI,1:PRINT"SILENCE, JE CALCULE":COLOR2:ATTRBG,C
620 POKE SHA050,TE 'Duree de Temo
630 POKE SHA051,PAS 'Pas d'echanti:1
640 POKE SHA052,SHBO 'Debut de la tabl
650 POKE SHA053,SHBO 'd'echantillonnage
660 POKE SHA054,NE 3 256 'Nombre
670 POKE SHA055,NE MOD 256 'd'echant
680 CONSOLE:12,15:LOCATE0,12,0
690 LINE(C,15)-(0,100):=
700 LINE(0,100)-(720,100):,6
710 LOCATE1,1:PRINTCHR$(24):"Vs=":14:LOCATE79,11:PRINT":
720 M=6,28
730 DN X GOTO 740,741,742,743
740 FOR I=0 TO NE-1:ECH(I)=71+71#SIN(M#I/NE):NEXT I:GOTO770
741 FOR I=0 TO NE-1:ECH(I)=71+71#EXP(-1/100)#SIN(10#M#I/NE):NEXT I:GOTO770
742 FOR I=0 TO NE-1:ECH(I)=71+71#EXP(-1/20)#SIN(100#M#I/NE):NEXT I:GOTO770
743 FOR I=0 TO NE-1:ECH(I)=71+71#EXP(-1/100)#SIN(10#M#SIN(628#I/NE)):NEXT I:GOTO770
)
770 IF NE<20 THEN NE=720
780 FOR I=0 TO NE-1 STEP PAS
790 FOR J=0 TO PAS-1
800 PSET(1+I,100-ECH(I)):
810 NEXT J,I
820 '
830 '-----SYNTHESE D'UN SON-----
840 '
845 LOADM"GRAPH":POKE1#E700,1:EXEC SHBO00
950 EXEC SHA000
960 FORN=173100:NEXTN
970 CONSOLE:15,24:CLS:LOCATE0,15,0:INPUT"VOULEZ-VOUS UN AUTRE SON" : ",R#
975 IF LEFT$(R#,1)="#" THEN X=X+1:READ X,X#
980 GOTO570
1000 DATA 1,"71+71#SIN(M#I)"
1002 DATA 2,"71+71#EXP(-1/100)#SIN(62,8#I/NE)"
1003 DATA 3,"71+71#EXP(-1/20)#SIN(100#M#I/NE)"
1004 DATA 4,"71+71#EXP(-1/100)#SIN(62,8#SIN(628#I/NE))"
1010 DATA 99,"FIN"

```




NOMBRE D'ECHANTILLONS (800 MAX) : 320  
 TEMPORISATION (de 0 à 255) : 1  
 PAS DE PRELEVEMENT : 1

SILENCE, JE CALCULE



NOMBRE D'ECHANTILLONS (800 MAX) : 320  
 TEMPORISATION (de 0 à 255) : 1  
 PAS DE PRELEVEMENT : 1


SILENCE, JE CALCULE



NOMBRE D'ECHANTILLONS (800 MAX) : 320  
 TEMPORISATION (de 0 à 255) : 1  
 PAS DE PRELEVEMENT : 1


SILENCE, JE CALCULE






NOMBRE D'ECHANTILLONS (800 MAX) : 800  
 TEMPORISATION (de 0 à 255) : 1  
 PAS DE PRELEVEMENT : 1

SILENCE, JE CALCULE



NOMBRE D'ECHANTILLONS (800 MAX) : 320  
 TEMPORISATION (de 0 à 255) : 1  
 PAS DE PRELEVEMENT : 1

SILENCE, JE CALCULE



NOMBRE D'ECHANTILLONS (800 MAX) : 200  
 TEMPORISATION (de 0 à 255) : 1  
 PAS DE PRELEVEMENT : 1

SILENCE, JE CALCULE

\* Pour supprimer le BEEP qui accompagne une action au clavier il suffit de mettre le flag du buzzer BUZZ à 1 en faisant par exemple  
 POKE &H6073,1  
 Pour le retrouver, mettez-le à zéro.



## 7. Le TO7-70

Les principales modifications du TO7 modèle 2 (TO7-70) vont permettre :

— d'obtenir 16 couleurs sur l'écran : les 8 couleurs saturées du modèle 1, plus 8 couleurs pastel (ou 1/2 teinte)

— de gérer 48K de RAM utilisateur dans l'unité centrale, dans lesquelles 2×16K sont aux mêmes adresses. La sélection d'une banque de 16K se faisant grâce aux bits PB3 et PB4 du 6821 système dont la gestion a été modifiée en conséquence.

— d'augmenter la puissance mémoire utilisateur de 64K de RAM constituées de 4 banques de 16K placées aux mêmes adresses que les deux banques système (de \$A000 à \$DFFF) et gérées par les bits PB5-PB6-PB7 du PIA 6821 système.

— d'avoir une précision horizontale de 320 de points avec le light-pen.

Ces modifications ont été rendues possibles grâce à une intégration à haute densité des circuits dans un "GATE ARRAY MOTOROLA MCA 1300".

La compatibilité reste totale sur le plan logiciel entre tous les systèmes T9000-TO7 Modèle 1 et TO7-70.

### 7.1 Gestion des couleurs


Dans le TO7 modèle 2 (TO7-70) la mémoire point occupe toujours 8K RAM de \$4000 à \$5FFF en parallèle sur la mémoire couleur. Mais cette fois, la mémoire couleur est une RAM de 8K octets au lieu des 8K×6 bits des précédents modèles.

Les deux bits supplémentaires (B6 et B7) sont utilisés pour sélectionner les teintes, saturées ou pastel, du FOND ou de la FORME, de la façon suivante :

- B6 sélectionne la 1/2 teinte forme
- B7 sélectionne la 1/2 teinte fond
- Un bit à 0 indique une couleur pastel
- Un bit à 1 indique une couleur saturée

Dans le TO7 modèle 1 ces deux bits étaient forcés à 1 ce qui forçait les couleurs saturées dans le modèle 2, les rendant ainsi compatibles.

Chaque octet de la RAM couleur est donc conforme au schéma suivant :



C'est toujours le bit de forme P0 du PORTC du 6846 qui sélectionne (par l'intermédiaire du GATE ARRAY cette fois) la RAM point de la RAM couleur :

— P0 à 0 → RAM couleur

— P0 à 1 → RAM point

Les 16 couleurs seront donc les suivantes :

1/2 teinte.	B.	V.	R	Couleurs
0	0	0	0	GRIS
0	0	0	1	ROSE
0	0	1	0	VERT CLAIR
0	0	1	1	JAUNE POUSSIN
0	1	0	0	BLEU CIEL
0	1	0	1	ROSE PARME
0	1	1	0	CYAN CLAIR
0	1	1	1	ORANGE
1	0	0	0	NOIR
1	0	0	1	ROUGE
1	0	1	0	VERT
1	0	1	1	JAUNE
1	1	0	0	BLEU
1	1	0	1	MAGENTA
1	1	1	0	CYAN
1	1	1	1	BLANC

En mode caractère, toutes les teintes sont accessibles, aussi bien pour la forme que pour le fond.

Par contre, en mode graphique, l'accès aux couleurs du FOND se fait en mettant dans le registre FORME (\$6038) un nombre négatif, ce qui force le bit de 1/2 teinte FOND à 1 donc ne donne accès qu'aux teintes saturées.

Le TOUR a également accès aux 16 couleurs. Les 3 teintes de base B.V.R. sont obtenues sur le modèle 1 et le T9000 sur les sorties PC4, PC5 et PC6 du PORTC du 6846 et la 1/2 teinte est obtenue sur la sortie PC2 du même PORTC avec :

PC2 à 0 → 1/2 teinte pastel

PC2 à 1 → teinte saturée

La sérialisation et le multiplexage des teintes TOUR, FOND, FORME a été réalisé à l'aide :


— de deux circuits 74LS173 contenant chacun 4 bascules D à sorties 3 états.

Ces deux circuits sont montés en sorties communes et sélectionnés l'un pour les teintes de FORME, l'autre pour les teintes de FOND par les bits 0 ou 1 en provenance d'un sérialisateur des données de la RAM point.

— d'un sérialisateur, (registre à décalage 8 bits à sortie série et chargement parallèle) 74LS165, dont les sorties Q et Q̄ sélectionnent le boîtier fournissant les teintes de FORME si Q = 1, ou celui qui fournit les teintes de FOND si Q = 0. Quant Q est à 1, Q est à 0 et fait passer les sorties du boîtier non sélectionné à l'état haute-impédance.



## Sérialisation, sélection et palettisation des couleurs



Six sorties de cette mémoire servent à la restitution des teintes. Une autre sortie permet le décodage du noir saturé, couleur retenue pour assurer la transparence lors du mode incrusté.

La validation des bascules 74LS173 est commandée par DATAVALID.

## 7.2 Gestion de la mémoire RAM utilisateur

La routine de commutation ci-dessous permet de sélectionner une banque au choix parmi les six. L'accumulateur A doit contenir le numéro de la banque (de 0 à 5) avant l'appel de ce sous-programme.

```

*****
*
*          ROUTINE "COMMUT"
*
*      Permet de selectionner une
*      banque de 16k parmi 6.
*
*      ENTREE : A = numero de la banque
*                  de 0 a 5
*
*****

```



0000	34	56	COMMUT	EQU	*
0000	34	56		PSHS	D, X, U
0002	DE	E7C0		LDU	#\$E7C0
0005	E6	4B		LDS	11, U
0007	C4	FB		ANDB	#\$FB
0009	E7	4B		STB	11, U
000B	9E	0018		LDX	#\$TAB
000E	A6	96		LDA	A, X
0010	A7	49		STA	9, U
0012	CA	04		ORB	#\$04
0014	E7	4B		STB	11, U
0016	35	D6		PULS	D, X, U, PC

Lettres

6 - 7 - Y - U - H - J - EFF - N  
 5 8 T I G K I N S ,  
 4 9 R O F L \_ .  
 3 0 E P D M →  
 2 - Z / S B ↓ SP  
 1 + A \* Q V ← X  
 STOP ACC CNT ENT RAZ C ↑ W  
 SHIFT  
 PA<sub>7</sub> PA<sub>6</sub> PA<sub>5</sub> PA<sub>4</sub> PA<sub>3</sub> PA<sub>2</sub> PA<sub>1</sub> PA<sub>0</sub>

0018	0F	FCB	\$0F
0019	17	FCB	\$17
001A	E7	FCB	\$E7
001B	67	FCB	\$67
001C	A7	FCB	\$A7
001D	27	FCB	\$27

### 7.3 Nouvelle gestion du clavier

Dans le T9000 et le TO7 modèle 1, le clavier était matricié 8×8 à l'aide du PORTA programmé en entrée et du PORT programmé en sortie du 6821 système.

Dans le TO7 modèle 2, le PORTA fonctionne de la même façon et lit donc \$FF quand aucune touche n'est enfoncée. Par contre le procédé de scanning se fait grâce à un décodeur adressé par les 3 bits PB0 — PB1 et PB2 du PORTB du 6821, puisqu'on a vu précédemment que les bits restant de ce PORTB permettaient la gestion des "banques" de données.

Le décodage se fait selon le code suivant :

PB2	PB1	PB0	Ancienne ligne
0	0	0	PB <sub>7</sub>
0	0	1	PB <sub>6</sub>
0	1	0	PB <sub>5</sub>
0	1	1	PB <sub>4</sub>
1	0	0	PB <sub>3</sub>
1	0	1	PB <sub>2</sub>
1	1	0	PB <sub>1</sub>
1	1	1	PB <sub>0</sub>

### 7.4 Le "Gate-Array" Motorola MC 1300 ALS

Le "Gate-Array" de Motorola est un ensemble de cellules logiques (portes, bascules, additionneurs...) isolées les unes des autres et câblées à la demande par ordinateur sous contrôle d'un logiciel d'aide, le C.A.D. (Computer Aided Design).

Le choix d'une technologie rapide (ECL + MOSAIC) a permis une grande densité d'intégration et donc une économie.

Dans le TO7-70, le gate-array a 3 fonctions principales :

— la gestion vidéo : signaux de suppression lignes, trames, synchronisation des signaux...

— la gestion des adresses multiplexée

— la gestion du light-pen

1. Pour permettre cette gestion complexe, le gate-array reçoit les signaux suivants :

— R/W (51) en provenance du 6809

— CKLP (58) en provenance du light-pen

— SYCL (57) qui permet la remise à zéro des compteurs lignes et trames, pour une synchronisation par une source vidéo externe (incrustation).

— H16 (59) Horloge 16 MHz destinée aux compteurs lignes et trames ainsi qu'au divers décodeurs fournissant les signaux d'horloge E, Q, CLOCK, E,  $\phi$ point, DATA VALID et RAS.

Cette horloge H16 provient d'un quadruple multiplexeur 1 parmi 2 (75LS157) commandé par le CB2 du 6821 système, synchronisé avec le front montant du signal d'horloge E.

Suivant la valeur de CB2 l'horloge H16 reçoit les signaux en provenance de l'oscillateur à quartz 16 MHz, ou d'un oscillateur piloté par tension (VCO) interne à l'incrustation.

— A0-A15 en provenance du 6809



—  $\overline{\text{CSCOL}}$ ,  $\overline{\text{CS PT}}$ ,  $\overline{\text{CS EXT}}$  (54, 55, 56) en provenance d'un multiplexeur 74LS156 monté en décodeur d'adresse ( $A_{13}$ ,  $A_{14}$ ,  $A_{15}$ ) et qui avec le bit FORME généreront les signaux de sélection des RAMS couleur, point et extension.

— FORME (50) en provenance du 6846 (bit 0 du PORTC) qui permettra la sélection mémoire point/mémoire couleur.

2. A l'aide du signal d'horloge H16, le gate-array fabrique :

— H4 Horloge interne 4 MHz

— H2 Horloge interne 2 MHz

— H1 Horloge interne 1 MHz

— Un compteur ligne interne incrémenté par H1 (1 MHz), sur 6 bits : TL0, TL1, TL2, LT3, LT4 et LT5.

Ce compteur compte de 00 à 3F en 64µs, durée d'une ligne.

— Un compteur trame interne incrémenté par TL2, ce compteur indique le nombre de groupes de 8 octets.

Sachant qu'il y a 8 groupes de 8 octets (64 GPL) par ligne et que le TO7 balaye 312 lignes, il faut donc que ce compteur puisse compter jusqu'à  $8 \times 312 = 2496$ .

Ce sera donc un compteur 11 bits, de T3 à T13.

3. Les signaux d'entrées et les compteurs internes fournissent les sorties suivantes :

—  $\phi$  point (60) signal 8 MHz permettant la sérialisation des octets de la mémoire point (74LS165) en 1µs.

— E (41) et  $\bar{E}$  (40) signaux d'horloge 1 MHz pour la gestion du 6809E, en opposition de phase.

— Q (42) signal d'horloge 1 MHz pour le 6809E en quadrature avec E.

— CLOCK signal d'horloge 2 MHz pour la gestion des RAMS.

— RAS (7) signal permettant l'accès en ligne des mémoires dynamiques.

— DATA VALID (44) signal de validation des données.

— CAS COL (65) signal permettant l'accès colonne de la RAM couleur.

— CAS PT (6) signal permettant l'accès colonne de la RAM point.

— CAS EXT (39) signal permettant l'accès colonne aux RAM d'extension.

—  $MA_{0-7}$  à  $MA_{7-14}$  adresses multiplexées de gestion des mémoires dynamiques.

\* Si  $E=0 \rightarrow$  cycle de rafraîchissement de la mémoire d'écran. C'est alors l'état des compteurs du Gate-Array qui est présent sur les sorties d'adresses multiplexées.


\* Si  $E=1$ , ce sont alors les adresses  $A_{0-15}$  du 6809 qui se retrouvent multiplexées sur les sorties du Gate-Array. Pendant cette phase le 6809 peut lire ou écrire en RAM.

— SUPLT (61) signal de suppression ligne-trame qui permet d'inhiber les signaux RVB par action sur la ROM de codage des couleurs HM3-7603.

— INILT (62) signal d'inhibition ligne-trame empêchant d'écrire sur l'écran le contenu des RAMS en dehors de la fenêtre (patte 2 des 74LS173) et permettant au contraire la sélection des couleurs du cadre (pattes 1-4-10-13 du 74LS126) (et vice-versa).

— SYNLT signal de synchronisation ligne-trame.

## Synoptique et fonctionnement du "GATE-ARRAY" TO7 70



4. D'autre part on peut lire l'état des compteurs internes du Gate-Array sur le bus de données, en l'adressant selon le tableau ci-dessous :

		BUS DE DONNÉES							
	D7	D6	D5	D4	D3	D2	D1	D0	
\$E7E4	T12	T11	T10	T9	T8	T7	T6	T5	
\$E7E5	T4	BUS	T3	TL2	TL0	H1	H2	H4	
\$E7E6	LT3	INIL	0	0	0	0	0	0	
\$E7E7	INIT	0	0	0	0	0	0	0	



## 7.5 La gestion du light-pen

Lorsque par programme l'utilisateur demande au TO7-70 une lecture du light-pen, alors une routine particulière est mise en œuvre, dont le premier effet est de valider l'entrée du signal CKLP.

Cette validation se fait par mise à 1 de D0 à l'adresse du Gate-Array \$E7E4.

Lorsque le photo-transistor du crayon-optique sera face *au bit* allumé, l'entrée CKLP passera de 0 à 1. Ce front montant, coïncidant avec le passage du spot sur l'écran, donnera l'ordre de stocker dans des registres latches l'état de l'ensemble des compteurs.

Il suffira alors au 6809 de lire, des adresses \$E7E4 à \$E7E7, l'état de ces compteurs, pour connaître *avec la précision du point* la position du light-pen.

En effet :

- la connaissance du compteur trame (de T3 à T13) lui donne le numéro du groupe de 8 GPL détecté

- puis la connaissance de TL0, TL1, TL2 lui donne le numéro du GPL détecté dans le groupe

- puis la connaissance de H4, H2, H1, lui donne la position *du bit* détecté dans le GPL.

Le TO7-70 à la différence du T9000 et du TO7-Modèle 1 accède donc *au point ligne* avec le crayon-lumineux.

## 7.6 L'incrustation

Incruster une image TO7 sur une image vidéo analogique (magnétoscope, caméra...), c'est superposer sur cette image, l'image digitale de l'ordinateur. Une électronique de gestion existant dans un boîtier d'extension permettra, lorsque l'on fera la demande d'incrustation (par passage à 0 du CB2 du 6821) :

- de relier l'horloge H16 (entrée du GATE ARRAY) à une horloge utilisant une boucle à verrouillage de phase (PLL-MC4046 et VCO-16MHz) afin d'asservir la synchronisation ligne du TO7 à celle de la source vidéo.

- de relier au GATE-ARRAY le signal CLRG qui permettra une remise à zéro générale des compteurs lignes et trames alors qu'ils auront déjà compté une ligne.

Ce signal CLRG en provenance du multiplexeur 74LS157 commandé par CB2 sera en effet appliqué à l'entrée SYL (57) du GATE-ARRAY.

L'effet de cette remise à zéro sera de compter une ligne de plus, ce qui permettra au TO7 de rattraper la fréquence trame du signal vidéo analogique en comptant 625 lignes au lieu des 624 en fonctionnement normal.

Rappelons que c'est également grâce au nouveau système de codage des couleurs que l'on peut obtenir une couleur *noire* (dite noir incrusté) qui servira de couleur *transparente* à l'image vidéo.

## NOMENCLATURE DES SCHÉMAS

Organisation générale du TO7,9

Structure générale de l'écran, 10

Définition en géométrie, 11

Définition en durée, 11

Exemple d'un GPL, (points forme, points fond),12

Code de mémorisation :

- RAM points, RAMS couleurs, synthèse des couleurs, 13

Mémorisation d'un GPL :

- Exemple, 14

Mémorisation des GPL :

- Correspondance, numéro d'ordre et case mémoire, 14

Exemple de repérage de GPL, 15

Exemple d'un GPL à restituer en signaux péritélévision R, V, B pendant un échantillon de temps de 1µS, 16

Restitution d'un GPL, schéma de principe, 17

Organisation des sorties vidéo, 18

Signaux INILT et SUPLT, 19

EF 4116 B — Brochage, 26

EF 4116 B — Timing, 27

Circuits des mémorisation :

- Organisation simplifiée, 29

Multiplexage des adresses, 30

Adressage des mémoires :

- Synoptique, 31

Fabrication du Qsec, 32

Chronogramme du rafraîchissement, 32

Validation des E/S en RAMS, 33

Signaux : CS RAM SYST — OE SYST — OE EXT — COL EN, 34

Synoptique de conception, 35

Timing simplifié, 36

Génération de RAMW, 36

Timing de RAMW, 37

Génération de DATAVALID, 37

Timing de DATAVALID, 38

Signaux de gestion ligne :

- Schéma, 39

- Logigramme, 39

- Définition de l'écran et de sa fenêtre de travail, 40

- Synoptique des circuits, 41

Signaux de gestion trame :

- Schéma, 42

- Décodage signaux trames, 43

- Définition de l'écran et de sa fenêtre de travail, 44

- Synoptique des circuits, 45



- Génération des circuits de synchronisation et d'effacement, SYNT-SYNL, 46
- Génération de CLRG, 47
- Génération de INILT, 48
- Génération de la synchronisation, 49
- Schéma partiel light pen, 50
- Schéma de principe de l'interruption, 52
- Fonctionnement du crayon optique, principe général, 53
- Commutation crayon optique — clavier, principe, 54
- Disposition des touches, 55
- Gestion du clavier par le PIA, 56
- Signaux de scanning, 57
- La PROM de décodage d'adresse, 59
- Table de décodage d'adresse de la PROM, 60
- Décodeur d'adresse des RAM, 60
- Affectation des zones mémoires, 60
- Double décodeur de 1 parmi 4, 61
- Table de fonctionnement pour 1 décodeur, 62
- Décodeur d'adresse, 62
- Affectation des zones mémoires, 62
- Synoptique, 63
- Décodage partiel, 64
- Génération de H 16, 64
- Conception générale des signaux d'horloge, 65
- Timing simplifié, 66
- Schéma de principe : génération de paral load, 68
- Signal, 68
- Alimentation, 69
- Architecture interne du 6809, 70
- Diagramme des temps pour les interruptions IRQ et NMI, 73
- Diagramme des temps pour l'interruption FIRQ, 73
- Adressage interne du PIA 6821, 74
- Diagramme fonctionnel du PIA 6821, 75
- EF 6846 — Schéma fonctionnel, 79
- Schéma de l'ampli son, 89
- Prise magnétophone P2, 92
- Commande du moteur du LEP, 93
- Organigramme de sous-programme "MOTEUR", 97
- Organigramme ouverture pour écrire, 98
- Organigramme de sous-programme "TIMER", 99
- Schéma prise SCART et connecteur J4, 100
- Niveau dans le signal composite et détails de signaux de synchronisation de ligne :
  - Système NTSC en PAL, 105
  - Système SECAM, 105
- Contrôleur de communications, 106
- Alimentation — 12 V Interface RS 232, 107
- Décodage d'adresse du 6821 RS 232, 108
- Connection aux manettes, 116
- C N A, 117
- Code Basic d'une manette de jeu, 118

- Rôle du bit B5 du CNA, 118
- Synthèse d'un son :
  - Signal réel, 119
  - Signal échantillonné, 119
  - Signal échantillonné bloqué, 120
- Synthèse d'un son (organigramme), 121
- Sérialisation, sélection et palettisation des couleurs, 147
- Nouvelle gestion du clavier TO7-70, 149
- Synoptique et fonctionnement du "GATE - ARRAY" TO7-70, 152